![[VLSI-T] Clock Domain Crossing - 6. Key Factors For The Success of Synchronous Mechanisms](/img/o.gif)
Пікірлер
@TamLe-si7wm 3 күн бұрын
Quá tuyệt vời 🎉
@SacLogIC26 9 күн бұрын
Giọng nói của anh Quân vẫn hay hơn nhiều, nghe mấy này không quen tí nào =))
@yogenderyadav523 12 күн бұрын
thanks . Really helped by it.
@VLSITechnology 11 күн бұрын
You're welcome
@hazadetect Ай бұрын
Giọng anh không có buồn ngủ khi em tua nhanh lên 1.5 lần. vẫn rất dễ nghe và thẩm thấu kiến thức, em có thể xem đi xem lại, có video em xem tới 5-6 lần. Nghe giọng anh ở tốc độ 1.5 lần vẫn dễ chịu hơn, dễ ngấu nghiến kiến thức hơn giọng video này theo cá nhân em :)))))
@manhduc1811 Ай бұрын
giong noi de thuong qua.
@VLSITechnology Ай бұрын
Chèn inverter/buffer không giúp tôi ưu cho việc giải quyeets vấn đề metastability. Đoạn em xem đang nói về điểm không tốt khi mô tả mạch đồng bộ 2-FF dùng 2 FF đơn lẻ.
@thaimaivan9700 Ай бұрын
Tại sao chèn inverter/buffer ở giữa 2 FF thì lại tối ưu hơn cho vấn đề metastability? Thanks.
@VLSITechnology Ай бұрын
Chèn inverter/buffer không giúp tôi ưu cho việc giải quyeets vấn đề metastability. Đoạn em xem đang nói về điểm không tốt khi mô tả mạch đồng bộ 2-FF dùng 2 FF đơn lẻ.
@thaimaivan9700 Ай бұрын
@@VLSITechnology Dạ vâng, anh cho em hỏi tại sao dùng 2-FF đơn lẻ lại không tốt khi bằng việc sử dụng cell 2FF_synchronizer của std-cell library (2FF_synchronizer của std-cell library cũng đc thiết kế bằng 2FF đơn lẻ nối tiếp nhau). Thanks.
@VLSITechnology Ай бұрын
@@thaimaivan9700 Cái này anh sẽ giải thích ở video kế tiếp. Việc dùng các flip-flop đơn lẻ sẽ cần sự lưu ý đặc biệt khi làm place and route. Ví dụ như, các flip-flop đơn lẻ phải đặt gần nhau và các flip-flop cần nối chung đường dây clock mà không được có các buffer chèn thêm. Mục đích là tối ưu khả năng "FF trở về trạng thái ổn định nếu xảy ra hiện tượng metastability". Việc sử dụng 2 FF riêng lẻ với yêu cầu đặc biệt như vậy còn cần phải giải quyết vấn đề "hold violation" vì vi phạm timing hold rất dễ xảy ra khi hai FF đặt gần nhau. Như vậy, em có thể thấy các kỹ sư thiêts kế vật lý sẽ cần nỗ lực để tối ưu cho bộ đồng bộ. Nếu sử dụng cell n-FF synchronizer của thư viện, các vấn đề đã nêu đã được giả quyết.
@thaimaivan9700 Ай бұрын
@@VLSITechnology thank anh
@QuanNguyen-yw6lu 2 ай бұрын
Cảm ơn anh vì video, rất bổ ích
@QuanNguyen-yw6lu 2 ай бұрын
Cảm ơn a vì video
@ngocmanprocoder 3 ай бұрын
Chào anh, theo em được biết vòng lặp for không thể tổng hợp được, nhưng em vẫn thấy trong một số thiết kế verilog có dùng for (trong bài blog của anh về CRC ạ). Anh giải thích giúp em được k ạ. Em cảm ơn.
@VLSITechnology Ай бұрын
Chào em, for loop dùng trong RTL code tổng hợp bình thường nha em.
@GiangNguyen-qg9pw 3 ай бұрын
37:46 0xC thi sao anh, em chua hieu
@ngocmanprocoder 3 ай бұрын
a có link hướng dẫn cài đặt questasim k a. Em đã làm theo hướng dẫn trên blog của a nhưng k được ạ. Em cảm ơn.
@ngocmanprocoder 3 ай бұрын
chào a, cho e hỏi cầu axi_apb thì trong thực tế thường dùng phiên bản axi lite đúng k a. Em cảm ơn.
@ngocmanprocoder 4 ай бұрын
chào a, cho e hỏi task có thể dùng để mô tả mạch tuần tự không ạ (có thể synthesis được k ạ)? em cảm ơn.
@ngocmanprocoder 5 ай бұрын
chào a cho e hỏi, các cầu nối axi_apb, apb_uart, apb_spi có độ khó như nhau khi tìm hiểu và thiết kế đúng không a. Em cảm ơn.
@VLSITechnology 4 ай бұрын
@@ngocmanprocoder theo anh, apb_uart là dễ nhất trong 3 cái. Về thuật ngữ, ít ai gọi apb_uart và apb_spi là cầu nối (bridge) mà đây là các ngoại vi (peripheral) có giao tiếp bus APB
@mốc_38 5 ай бұрын
Em chào anh ạ, hiện tại em đang muốn theo hướng FPGA design thì em không biết để đi thực tập thì nên trang bị những kiến thức cơ bản nào ạ. Em cảm ơn ạ.
@VLSITechnology 5 ай бұрын
@@mốc_38 Về cơ bản, thì em cần biết lý thuyết về mạch số và design nói chung. Sau đó tối thiểu cần hiểu rõ FPGA là gì? Sử dụng 1 tool với kit FPGA nào đó để hiểu flow design trên FPGA. nguyenquanicd.blogspot.com/2018/08/q-muon-lam-ve-linh-vuc-thiet-ke-vi-mach.html?m=1
@nam_cr 4 ай бұрын
mình cũng đang theo hướng FPGA mà coi vẻ kiếm chỗ thực rất ít, xin vào thì toàn yêu cầu có kinh nghiệm
@minhkhoiphan5991 6 ай бұрын
Em chào anh Quân ạ, hiện em đang theo hướng Physical Design em không biết PD có cơ hội việc làm và phát triển lâu dài không anh ạ? Vì em sợ sự phát triển quá nhanh của AI cũng ảnh hưởng một phần đến vị trí PD trong tương lai ạ. Em cảm ơn anh!
@VLSITechnology 6 ай бұрын
@@minhkhoiphan5991 Em không cần lo về việc này, giờ chưa phải lúc AI thay thế hoàn toàn kỹ sư, cứ tập trung học và làm. Khi có sự chuyển đổi thì các kỹ sư cũng sẽ tiêp thu và học các kiến thức mới để sử dụng AI hiệu quả.
@ngocmanprocoder 6 ай бұрын
Chào a, e cần làm project j để áp dụng giao thức này a, axi_apb đc k ạ. Em cảm ơn.
@VLSITechnology 6 ай бұрын
@@ngocmanprocoder Em làm cầu chuyển đổi giữa AXI2APB cũng được
@ngocmanprocoder 6 ай бұрын
@@VLSITechnology cái này làm đề tài khóa luận tốt nghiệp đc k a, hay phải thêm j nửa ạ. Em cảm ơn.
@VLSITechnology 6 ай бұрын
@@ngocmanprocoder Anh thấy cái này quá nhỏ để làm đề tài tốt nghiệp.
@tonynguyen2177 6 ай бұрын
Tại sao ta cần dùng strobes ạ, nếu không có strobes nó nhận data thì nó write all data to register thì cũng được, vậy tại sao phải tạo ra strobes? mong anh giải đáp, em cảm ơn
@Conviness 7 ай бұрын
em mới tốt nghiệp cấp 3 có học được không ạ ad, tại em muốn tìm hiểu về ngành này một cách cặn kẽ (học gì, cần những gì, và sau này ra làm gì), em cảm ơn ad ạ
@VLSITechnology 7 ай бұрын
Em tham khảo cái này nha. nguyenquanicd.blogspot.com/search/label/job?&max-results=5
@Conviness 7 ай бұрын
@@VLSITechnology em cảm ơn ad ạ
@minhmano1003 7 ай бұрын
Quá hay
@ngocmanprocoder 7 ай бұрын
em đọc trên mạng thấy nói rằng APB protocol là giao thức bất đồng độ, nhưng em vẫn thấy nó hoạt động theo clk hệ thống, s lại gọi là bất đồng bộ. Anh giải thích giúp e vs. Em cảm ơn.
@VLSITechnology 7 ай бұрын
Em gửi anh cụ thể link, tài liệu nói về cái này. Anh cần biết hoàn cảnh cụ thể của câu nhận xét
@ngocmanprocoder 8 ай бұрын
Chào a, e đã chạy code lifo phiên bản 1 mà a chia sẻ. Em có câu hỏi nhờ a giải đáp, sau khi ghi xong, next_pointer có giá trị 16, 17 nằm ngoài sức chứa của lifo (0-15), nhưng data_out nó gửi ra 0000, 0001. Trường hợp này là s v a. Em đc code r nhưng vẫn chưa hiểu tại s như thế. Cảm ơn a
@ngocmanprocoder 8 ай бұрын
Anh ơi cho em hỏi thời gian cổng truyền T0 và T2 bắt đầu đóng cho đến khi đóng hoàn toàn có phải là rise time k a. Em cảm ơn.
@ngocmanprocoder 8 ай бұрын
chào a, a giải thích lại tại sao flip flop nhận input ở cạnh lên, chứ không phải khi đang ở mức logic '1' như chốt. Cảm ơn a.
@VLSITechnology 8 ай бұрын
Trong video đã có giải thích vấn đề này, em hãy xem side nói về hoạt động của FF theo cạnh lên clock. Chú ý đế cấu trúc của FF kaf 2 latch mắc nối tiếp.
@viethunghoang6982 9 ай бұрын
cho em xin slide bài giảng với ạ
@hoangdong392 9 ай бұрын
anh ơi video của a phần âm thanh cứ 4-5 giây lại mất 2-3 giây nghe rất không ổn. A xem fix được ko ạ
@VLSITechnology 9 ай бұрын
Cái này em tạm đọc thêm nội dung trong slide, vấn đề ở chỗ thu âm nên lần tới anh sẽ điêif chỉnh lại sau. Có gì ko rõ em cứ hỏi
@DangHuy-re3ro 9 ай бұрын
Dạ anh có thể giải thích cho em thêm về setuptime và hold time không ạ
@VLSITechnology 9 ай бұрын
kzbin.info/www/bejne/oJ2skpisit1keNEfeature=shared Em xem cái này.
@buiduyen6176 9 ай бұрын
🎉🎉🎉🎉🎉🎉❤❤❤❤
@buiduyen6176 9 ай бұрын
🎉🎉🎉🎉
@VLSITechnology 9 ай бұрын
Đây là comment góp ý từ bạn "Nguyễn Trung Dương" trên facebook. Rất rõ ràng và hữu ích, nên mình post ở đây để mọi người tham khảo. > [Nguyen Trung Duong] Khái niệm setup của a không đúng lắm, vì anh bỏ qua CLK propgation delay từ pin CLK tới T1, setup time chính xác là (propagation delay D to T1) - (propagation delay CLK to T1). Có những FF đặc biệt thì setup time có thể à zero hay negative. Thường thì Datapath delay luôn lớn hơn clock path delay tới T1 nên ta luôn thấy setup luôn positive.
@musicforstudyingwithme 9 ай бұрын
1 khóa học chất lượng, cảm ơn anh và VlSI Technology
@musicforstudyingwithme 9 ай бұрын
cảm ơn anh và đội ngũ...
@MinhNgoc-bm6ei 9 ай бұрын
mình trái ngành, chưa học ngôn ngữ lập trình và chưa học điện - điện tử quyết tâm học ngành này có được không ?
@VLSITechnology 9 ай бұрын
Trường hợp của bạn, mình nghĩ bạn cần bỏ 1 đến 2 năm tìm hiểu và học tập chuyên sâu trước khi bắt đầu làm thực sự. Hiện tại, hầu hết các cty không ưu tiên nhận thực tập hay fresher hoàn toàn trái ngành vì nếu cần các sinh viên năm 3, năm 4 và các bạn mới ra trường chuyển về kỹ thuật vẫn được ưu tiên cao hơn vì dù sao các bạn này cũng có kiến thức cơ bản và dễ dàng đáp ứng công việc.
@MinhNgoc-bm6ei 9 ай бұрын
@@VLSITechnology học hết bài giảng của bạn thì mình đạt tới mức thực tập sinh chưa ạ
@VLSITechnology 9 ай бұрын
@@MinhNgoc-bm6ei Cái này còn tùy vào mức độ bạn hiểu và áp dụng được đến đâu nữa. Để kiểm chứng khả năng bạn có thể chọn 1 chủ đề (đề tài) thiết kế 1 cái gì đó. Bạn thử làm spec -> coding -> kiểm tra/mô phỏng xem có ra kết quả như mong muốn chưa. Nếu kết quả tốt, bạn có thể tin rằng bạn đã có các kiến thức cơ bản để thực tập chuyên sâu hơn.
@MinhNgoc-bm6ei 9 ай бұрын
@@VLSITechnology cảm ơn bạn rất nhiều đã tư vấn
@musicforstudyingwithme 9 ай бұрын
Rất hay và dễ hiểu. Tuy nhiên, tốc độ có vẻ hơi chậm, mình x2 tốc độ video rồi mà vẫn cảm thấy bị chậm. Anw, cảm ơn anh rất nhiều vì khóa học ah
@binhvunam2019 10 ай бұрын
Em chào anh, em chuẩn bị đi phỏng vấn internship ở 1 cty vi mạch. Em có ý định apply vào vị trí RTL Design & Design Verification, anh cho em hỏi khi phỏng vấn người phỏng vấn có xu hướng hỏi thêm ở những bước sau của quy trình thiết kế vi mạch như Layout Design không ạ hay chỉ chú trọng vào vị trí mà em đang ứng tuyển thôi ạ. Em cảm ơn anh.
@VLSITechnology 10 ай бұрын
Chào em, nhìn chung mỗi công ty, mỗi nhóm làm việc sẽ có cách và phương pháp và yêu cầu khác nhau khi phỏng vấn. Việc các mức độ câu hỏi phỏng vấn đi đến đâu là tuỳ vào hoàn cảnh lúc trực tiếp phỏng vấn. Vì vậy, việc phỏng vấn là rất linh động. Tuy nhiên, việc phỏng vấn cho vị trí RTL Design và DV thì tất nhiên những kiến kiến thức và kinh nghiệm liên quan đến Design và DV phải là trọng tâm và chiếm trọng số chính, còn công việc liên quan đến back-end chỉ chiếm trọng số phụ. Việc hỏi đến các kiến thức back-end có thể rơi vào 1 trong các trường hợp như sau: 1/ Em đã có học qua và có kinh nghiệm về phần này, và nó thể hiện trong CV mà em ứng tuyển thì người phỏng vấn cũng muốn biết em đã làm gì và hiểu biết đến đâu 2/ Em trả lời quá xuất sắc và người phỏng vấn muốn mở rộng thêm các kiến thức của back-end mà có liên quan trực tiếp đến công việc của design hoặc DV (một số công việc của design và DV cần có các kiến thức của back-end) ... Tóm lại, em không cần cố phán đoán xem người pv hỏi gì mà cần xem mình đang có kiến thức và kinh nghiệm gì, và hãy chuẩn bị chắc chắc những điểm mà em đã ghi trong CV.
@binhvunam2019 10 ай бұрын
@@VLSITechnology Dạ em cảm ơn anh nhiều. Mấy hôm nay em cũng đang tìm hiểu thêm nhiều kiến thức mới ạ. Tuy nhiên, trên trường các khóa học phần cứng có cả MCU ioT và VLSI chỉ có 2 khóa và em cũng chỉ có 2 project ở 2 môn này là liên quan đến VLSI, không biết em có thể để thêm những project liên quan đến phần cứng khác vào không anh nhỉ? Em cảm ơn anh nhiều ạ.
@VLSITechnology 10 ай бұрын
@@binhvunam2019 Về cơ bản em càng học thêm thì càng tốt, hiện tại tỷ lệ cạnh tranh cao, các bạn có định hướng tốt, chuyên sâu sẽ luôn có lợi thế
@binhvunam2019 10 ай бұрын
Dạ em cảm ơn anh nhiều ạ
@QuangNguyenKhoaNhat 10 ай бұрын
cảm ơn anh ạ
@truongpham7279 10 ай бұрын
Video bổ ích quá, cảm ơn anh về những chia sẻ đầy tâm huyết ạ! Hóng nhiều bài hơn về các giao thức AMBA, về cả lý thuyết và implementations ạ!
@oanlongvu2128 10 ай бұрын
anh ơi mình có thể mua cuốn sách ở đâu được ạ
@VLSITechnology 10 ай бұрын
Em có thể mượn ở thư viện của các trường đại học để photo nha.
@gialochuynh589 10 ай бұрын
cám ơn chia sẻ của a nhiều lắm
@QuangNguyenKhoaNhat 11 ай бұрын
<333333
@maiquocat451 11 ай бұрын
A ơi, anh cho em xin slide trong khóa học được không ạ
@VLSITechnology 10 ай бұрын
Em có thể tải ở đây. www.mediafire.com/file/z6x734ivn8wm6yz/VLSITechnology_VLSIE001_pdf.rar/file
@maiquocat451 10 ай бұрын
@@VLSITechnology vâng, em cảm ơn anh. Em tải được rồi ạ
@hoangvan4589 11 ай бұрын
Theo em thì không thể kết nối APB3 slave với APB2 Bridge vì ở APB3 sẽ có thêm 2 tín hiệu từ phía slave, còn APB4 slave kết nối được với APB3 Bridge vì 2 tín hiệu mới ở APB4 là từ phía Bridge nên khi slave sử dụng APB4 có thể không quan tâm được 2 tín hiệu kia.
@VLSITechnology 10 ай бұрын
Em có thể nói rõ hơn ý kiến này, 2 tín hiệu em nói đến là gì? Và nếu ko quan tâm thì sẽ kết nối như thế nào ko?
@hoangvan4589 10 ай бұрын
@@VLSITechnology Với em thì tại trường hợp APB3 slave với APB2 Bridge, ở APB3 slave sẽ có thêm 2 tín hiệu là PSLVERR nhằm để báo quá trình transfer không thành công và PREADY dùng để mở rộng quá trình transfer. Ở phía APB2 Bridge lại không có kết nối với 2 tín hiệu này nên sẽ ảnh hưởng đến quá trình hoạt động giữa hai bên, ví dụ như APB3 muốn mở rộng transfer bằng cách kéo PREADY xuống thấp nhưng APB2 không biết nên kết thúc quá trình này sớm hơn.
@hoangvan4589 10 ай бұрын
@@VLSITechnology Còn ở trường hợp APB4 slave kết nối APB3 Brigde, APB4 có thêm 2 tín hiệu mới là PSTRB và PPROT, tuy nhiên hai tín hiệu này chỉ ừ Brigde nên APB4 slave sẽ không sử dụng trong quá trình transfer. Còn về kết nối thì em vẫn chưa nghĩ chính xác là như nào, do APB3 Bridge có thể kết nối đúng các tín hiệu với APB4 slave nên 2 tín hiệu trên không kết nối với cái gì.
@namphamphuong3678 11 ай бұрын
Nếu e không học đại học chỉ học ngoài thì có khả năng đi làm đc không ạ.
@VLSITechnology 11 ай бұрын
Chào em, có một thực tế là các cty luôn kiểm tra bằng cấp liên quan, nhìn chung anh thấy các cty sẽ chấp nhận các bạn học vi mạch,, điện tử, viễn thông, khka học máy tính, công nghệ thông tin, ... Đối với vị trí fresher thì lại càng kiểm tra kỹ vấn đề này. Về nguyên tắc tbmhif em vẫn có cơ hội nhưng có lẽ rất khó khăn vào thời điểm này.
@antran2293 Жыл бұрын
A ơi cho e hỏi nếu theo vi mạch thì mình nên hc từ verilog đến vhdl r system verilog system c hả anh em chưa có nhiều kiến thức mong anh trả lời giúp em ạ
@VLSITechnology Жыл бұрын
Về ngôn ngữ thì em có thể học luôn System Verilog vì nó đã bao gồm verilog. VHDL thì hầu như không dùng ở các cty có ở VN hiện tại.
@antran2293 Жыл бұрын
@@VLSITechnology dạ vâng em cảm ơn anh
@cijay7815 Жыл бұрын
sao chỗ input của module thầy không khai báo kiểu dữ liệu cho clk, rst_n, s_in vậy thầy nếu em khai báo bằng reg thì đúng không mong thầy rep <3
@hoangvan4589 Жыл бұрын
Câu 1: Theo em 89 là số không dấu. Câu 2: -4'sb1001 sẽ được hiểu là 7, tuy nhiên khi tổng hợp sẽ ra 10111 và cần 5 bit lưu do 's chỉ là cách hiểu chứ không ảnh hưởng tới giá trị phía sau.
@nguyenphatle1134 Жыл бұрын
Em chào anh, em đã xem qua khóa VLSI001 và 002 của anh, nhờ sự hướng dẫn kỹ càng của anh thì em em nắm được kiến thức rất dễ, nhưng để có thể làm được trong ngành thì em nghĩ mình cần một môi trường để trãi nghiệm nhiều hơn. Tuy nhiên có một số khó khăn khi chuyển từ ngành khác sang là điểm trừ về độ tuổi (em năm nay 26), kinh nghiệm về ngành gần như bằng không. Như anh đề cập trên video về những kinh nghiệm cho người muốn chuyển ngành thì em thắc mắc liệu cơ hội của tụi em có thấp lắm không ạ? Em cảm ơn những chia sẻ của anh rất nhiều, chúc anh và gia đình nhiều sức khỏe.
@VLSITechnology Жыл бұрын
Thực tế, em đang đề cập đúng vấn đề là độ tuổi của em. Tuy nhiên nếu em muốn chuyển ngành thì hai hướng em có thể lựa chọn, xin thực tập 1 vài tháng ở cty nào đó để học tập và kiểm tra năng lực, hoặc xin làm như fresher với số năm kinh nghiệm gần như là 0. Nếu em có thể tìm được 1 teong hai vị trí này và cố gắng cày tối thiểu 1 đến 2 năm thì sau đó sẽ kk làn vấn đề nữa. Em chịu khó lên internet tìm hiểu các cty tuyển dụng 2 vị trí trên và thử sức. Nhưng chú ý, với 2 vị trí trên thì yêu cần quan trọng là em phải vững các kiến thức cơ bản về ngành này.
@nguyenphatle1134 Жыл бұрын
@@VLSITechnologyem cảm ơn sự định hướng của anh, thứ mà e đang rất cần ở hiện tại. Hi vọng sau này am hiểu hơn về ngành vi mạch thì e sẽ trao đổi với a được nhiều hơn. Chúc mừng năm mới.🎉
@TamLe-si7wm Жыл бұрын
ở Mealy Waveform em nghĩ state sẽ là: IDLE -> IDLE -> IDLE thay vì trong vid là IDLE -> D0 -> IDEL đúng không ạ?
@VLSITechnology Жыл бұрын
Chào em s_in là 010, trạng thái hiện tại sẽ chuyển theo cạnh lên xung clk nên sẽ là D0(T1)-->IDLE(T2)->D0(T3)
@TamLe-si7wm Жыл бұрын
@@VLSITechnology cám ơn anh ạ