13:48 19:58 23:11 25:03 34:38 41:10

이분은 신인가?

36:09 Rs가 왜 아웃풋 임피던스로 잡히나요??

안녕하세요 교수님 좋은 강의 감사드립다. 질문이 있어서 댓글을 남기게 되었습니다. 37:00 즈음에서 L이 증가하면 Cg만 증가한다고 하셨는데 Cd와 Cs는 overlap capacitance와 fringing capacitance의 비해 channel capacitance가 매우 커서 channel capacitance의 영향을 크게 받는다고 하신걸로 알고 있습니다. 그렇다면 Cd와 Cs도 같이 증가해야하지 않나요?

mle와 map의 개념을 이해하는데 가장 쉼게 설명해주는 드는 강의네요.. 특히 number game 예시로 설명해주시는 부분이 너무 좋아요

신기하네.. 3강 연속으로 듣는데 지겹지가 않네요

19:57

너무 잘 봤습니다

교수님 42:00에서 Magnetic Flux의 반대쪽으로 기전력을 유도하는거면 +-가 바뀌어야하는거아닌가요?

진짜 괴물이시네요

교수님, 좋은 강의 내용 공유해주셔서 감사드립니다!

안녕하세요? 교수님 잘 지내시죠? 알고리즘을 타다가 우연히 교수님의 강의를 보게 되었네요 좋은 강의를 MOOC처럼 무료로 푸는 게 쉽지 않을텐데 대단합니다! 이공계열에 대해 자세히 모르지만 틈틈이 배우겠습니다! 고려대에서 메이커스페이스 내 이공계열관련 장비(전자계측장비, 3D프린터 등)를 관리하는데 도움이 될 거 같습니다. 감사합니다.

감사합니다

와 정말 감사합니다. 4학년이 되도록 반도체를 왜 배우는지, 도대체 MOSFET은 뭔지 어떻게 동작하는지 왜 쓰는지 몰랐는데 이번강의 까지 듣고 2,3,4학년 때 수강한 과목들이 퍼즐처럼 맞춰지면서 큰 꺠달음이 생겼어요 이런 좋은 강의 유튜브에 올려주셔서 정말 감사합니다ㅠㅠㅜ 교수님 강의 듣기 전엔 전자공학을 선택한것이 후회되었는데 이젠 아니네요....

아주 훌륭한 강의입니다..

정말 감사했습니다!!! 디지털 공학A+나왔습니다. 교수님 수업아니였으면 냅다 외우다가 망할뻔했는데, 교수님 수업덕분에 재밌고 기분좋게 공부할 수 있었습니다! 감사합니다!!!

감사합니다!

안녕하세요 교수님. 정말 좋은 강의 감사합니다, 학부생 신분으로 공부를 진행하고 있는데 아직 모르는게 많아서 교수님의 강의가 정말 도움이 많이 되고 있습니다. 늘 감사합니다 이번에 강의를 듣다가 아래와 같은 질문이 생겨서 질문을 하고자 합니다. 1. 16:04 이 부분에서 Vin1 바로 위에 있는 pmos의 Vbias를 제거한 이유가 온전히 vin1의 신호에 따라 vout이 변하기 위해서 Vbias를 잡지않는다 라는 생각이 드는데 이런 접근이 맞는 걸 까요 ? 2. 31:09 이때 전류의 감소에 따라 P노드의 전압이 감소가 되는 이유를 이해하지 못했습니다. 어떤 이유에서 전류가 감소함을 알 수 있을 까요 ?

감사합니다!!

안녕하세요 교수님! 우선 너무나 좋은 강의를 무료로 듣게되어 너무 감사드립니다. 한 가지 질문이 있어서 댓글 남깁니다. 37:00 부분에서 앞서 배운 Cgate = Cgs + Cgd + Cgb Cdrain = Cgd + Cgd Csource = Cgs + Csb 를 의미하는 것이 맞나요?

15:03 parallel load : CLK pass 건들이지 않고 state를 유지시켜주는것 => Load를 달아줌으로써 , input에 동시에 연결되어 있음

low enable과 high enable개념이 enhancement type, depletion type 반도체 소자의 개념과 연관이 되는 개념일까요? 여러분들 생각은 어떠실까요

아 어렵다아아아아아아

감사합니다!!

15:14 D Frozen for cLk high 일때 Q(flip-flop)이 어떻게 작동되는지 이해가 안가요

감사합니다🫡🫡

좋은강의 제공해주셔서 감사합니다!!

8:37 high enable 아닌가요 ? E가 0 일때 D가 1이라는것은 0으로 보겠다는거고 E가1 일때 D가 그제서야 디코더로 해석되는거니까 ( 0을 1로 보겠다는 의미) high enable 아닌가요 ? 다른 분들은 어떻게 생각하세요 ?

42:44 부터 이해가 안갑니다... 그냥 carry out 이 01,10이면 overflow다?

안녕하세요 교수님, 항상 좋은 강의 감사드립니다. 다름이 아니라 2분 자료에서 Pseudo nmos의 Parastic Delay의 Rise 저항이 3R이라고 하셨는데요, W와 R은 반비례 관계로, 저항이 커지는 것은 이해가 되지만 4R도 아니고 왜 3R인지 여쭙고싶습니다. nmos 저항은 기준 저항이라 R인 것이 이해가 되오나, pmos 저항이 어떻게 해서 3R이 나오게 되었는지 여쭙고 싶습니다. 감사합니다.

좋은 강의 감사합니다. 교수님! 학습에 많이 도움이 되었습니다 : )

정말감사합니다!!

교수님 사랑합니다

교수님 좋은강의 해주셔서 감사합니다.

11분에 있는 회로에서 등가 임피던스를 만들때 Z2는 이해가 되나 R1과 C1을 병렬로 합치기 전에 Z1부터 고려해줘야 하지 않나요? 전압원이 왼쪽에 있으니 오른쪽부터 순차적으로 등가저항을 만들어가야할거 같아서요

40분 20초에서 있는 예제에서 커패시터 값인 50uf는 전류가 흐르지 않으니 Req를 구할때 포함 안시는 것인가요?

이번 방학 때 완강했습니다. 너무 좋은 강의 감사합니다. 이렇게 좋은 수업을 공짜로 들을 수 있어서 너무 많은 도움이 됐습니다. 다시 한 번 정말 감사합니다.

교수님 때문에 복학합니다 이번학기엔 강의 하나만 들을 수 있는게 아쉽네요 ㅠㅜ

디공 다 듣고, 디집 듣고 있습니다 교수님. 강의가 너무 재밌고 유익해서 시간가는 줄 모르고 계속 보게 됩니다. 이런 강의를 무료로 들을 수 있다니.. 항상 감사드립니다.

좋은강의 감사합니다! 한가지 질문이 있는데 55:50 마지막 문제에서 M1과 M2사이 노드의 전압은 어떻게 결정되는건가요? Vb2는 원하는 Id를 만들기위해 값이 정해져있다면 Vb1은 그냥 적당히 결정해버리면 전류가 정해져 있으니 그에 따라서 M1과 M2사이 노드 전압이 강제되는?? 느낌인건가요? M2가 saturation 영역에서 동작한다는 확신이 어디서 오는것인지 궁금합니다

오늘 idec 강의 잘 들었습니다 ㅎㅎ

회사에서 뵀던분인가 했는데 맞네요... 좋은 강의 감사합니다.

건강하세요❤❤ 나중에 회로를 응용한 실무 하드웨어 설계하는 과정,메카미즘도 알려주세요~

이번 강의듣고..스스로 쪼끔이나 나마 화로를설계한다는 것에 대한 느낌이 드네요~

사이트 가입하고 로그인이 안되네요 자꾸 이메일을 찾을수 없다고..

둘다 입력인데 conflict는 중요치 않아요

안녕하세요 교수님, 항상 양질의 강의에 감사드립니다. 한가지 여쭤볼 점이 있는데요, 43분 53초에서 4x1 mux로 universal register를 구현하셨는데 가장 오른쪽 mux와 그 왼쪽 mux의 신호가 conflict되어도 괜찮나요? 즉, 가장 오른쪽 mux의 1번 신호와 그 왼쪽 mux의 0번 신호가 같이 A1으로 연결되어 있는데요, mux 동작 시에 s1과 s0에 따라 mux의 output이 결정되다 보니 신호를 같이 연결해도 괜찮나요? 저는 저 부분도 s1과 s0에 따라서 and나 or 로직을 써야하나 고민했었거든요.. 감사합니다.

어다에서도 이랗게 자세히 안알려주는 ㅠㅠ 넘 재밌어요 강의가!! 감사합니다

안녕하세요 교수님, 양질의 강의 감사드립니다. SR Latch에서 NAND로 구성할 때랑, NOR로 구성할 때랑 SR 입력에 따라 Q와 Q' 값이 다른데요. SR Latch에서도 cell을 어떤걸로 구성하느냐에 따라 Operation이 달라질 수 있는건가요? 감사합니다.

감사합니다….