Diseño VHDL 1: Puertas lógicas

[@francorenatocampanavalderr2109]

Excelente tutorial!! Mis felicitaciones!

[@AngelinamarialuisaOwonoakara]

Saludos , me ha ayudado bastante tu explicación, ya que no conseguía entenderlo peor aún en ruso , ya que estoy estudiando en Rusia , gracias 👋 😊

[@TonySanAgustinOrtiz]

No estaba leyendo sobre este tema, pero me vi todo el vídeo porque está bien explicado xd Ahora a seguir con la tarea :'v

[@salahazzaz5639]

Hola Felipe, estoy haciendo un grado superior de STI, igual que muchos de mis compañeros tus tutoriales nos vienen muy muy bien, MUCHAS GRACIAS!!

[@cristiancamilocruzmontana3710]

Gracias Felipe Machado por los libros y el conocimiento compartido. Muchas Gracias

[@clientecliebtef2782]

Felicitaciones lo dificil de entender lo haces entendible. Muy didactico.

[@Diego-bf8es]

PERFECTAMENTE bien explicado.

[@DanielAlvarez-qn1uw]

Buen vídeo... ahora voy comprendiendo el curso...gracias 👏👏

[@juancasagrande4877]

Muy buen aporte mas claro imposible muchas gracias.

[@raimeritalolupomamani186]

Muy buen video me ayudo bastante. Gracias.

[@Kaliperc]

Que hermoso video!

[@MikelLucena]

felipe mahcado mi pastor

[@danielmb4669]

Gran explicación

[@cristianandresvargasgonzal4510]

Estos videos son muy buenos, muchas gracias :D

[@manuelviana16]

Buen vídeo 👌

[@miguelangelbravorozo]

¿qué es gate y qué hace?, porque en otros he visto que usan behavioral, gracias

[@FelipeMachadoSanchez]

La arquitectura se puede llamar como uno quiera, como esta es una descripción en puertas lógicas, la llamé "gate" (del inglés). Si la descripción es comportamental (descrita en un nivel de abstracción más alto) se suele llamar "behavioural", o también RTL (Register Transfer Level). Si contiene módulos solamente, se suele llamar "structural". Si es un banco de pruebas ("testbench"). Pero la puedes llamar como quieras y no hay una norma. Una entidad puede tener varias arquitecturas, que pueden estar descritas de distintas maneras, y el nombre las diferencia

[@jorgealfonso1552]

¿Qué software recomienda para esto? Muchas gracias!

[@FelipeMachadoSanchez]

Hola Jorge, Depende de la FPGA que uses ya que normalmente los fabricantes proporcionan una versión gratis. Por ejemplo, para Xilinx puedes utilizar Vivado www.xilinx.com/support/download.html Para las FPGAs de Intel (Altera) tienes el Quartus, Para las de Lattice puedes usar el Diamond www.latticesemi.com/latticediamond Y también tienes simuladores abiertos como el GHDL: github.com/ghdl/ghdl Un saludo

[@jorgealfonso1552]

@@FelipeMachadoSanchez Muchísimas gracias por sus atenciones! Estoy aprendiendo por mi cuenta, encontré sus vídeos y me han sido demasiado de ayuda. Nuevamente, muchas gracias.

[@salahazzaz5639]

Una pregunta, los links de los libros no funcionan, hay alguna manera de activarlos?

[@FelipeMachadoSanchez]

Hola Salah, parece que a veces el servidor está caído, puedes probar con estos enlaces alternativos que parece que van: burjcdigital.urjc.es/handle/10115/4045 burjcdigital.urjc.es/handle/10115/5700 Gracias por tu mensaje. Un saludo

[@AlexArqui]

y el process begin de este : (

[@AlmirBispo-CSV-Comp-DB]

No Parece Python nem C,pero parece Pascal

[@FelipeMachadoSanchez]

Sí, el VHDL se desarrolló basándose en Ada en.wikipedia.org/wiki/Ada_(programming_language) , que está inspirado en Pascal