Eletrônica Digital II: #14 Como o Latch / Flip Flop JK funciona por dentro

[@allgomess]

E o meu professor disse que não existia outra forma de explicar isso. Estou besta com essa aula. Agora tudo faz sentido!!! Nada como ter alguém que gosta do que faz, que sabe o que está dizendo e sabe como dizer, parabéns, virei fã!!

[@thatimoreira7101]

Muito obrigada por todos os seus vídeos! Têm me auxiliado bastante a compreender melhor diversos assuntos na Eletrônica Digital!!!!!

[@claitondasilva3167]

Faço curso de eletrônica, mas somente agora consegui entender. Parabéns Gabriel pelo método.

[@LeoPriester]

Trabalha na área?

[@Lorrane1990]

Didática maravilhosa. Parabéns professor!

[@renatosantos1626]

Suas aulas são de altíssimo nível professor. PARABÉNS.

[@viladorock]

Mais uma aula Eletrônica Digital II com a melhor didática que eu conheço. Muito obrigado e parabéns, Professor Gabriel!

[@concurseiroeletricista]

Excelente!!!!!!!!

[@kunaixxx996]

Rpzzzz eu entendendo eletrônica? Kkkk só vc msm prof!!! Mt obrigado

[@raquelvelguim]

vc é incrível, professor!

[@Amandyss08]

Top, obrigada! ❤️

[@wictorgomes505]

Aula fantástica, gratidão :)

[@malibureview7455]

Ótima aula professor

[@josecarlostavaresribeiro6584]

Olá Gabriel boa aula é complicado de decorar

[@oitudobem2046]

E como o clock afeta esse ci?

[@Renanphelipe2005]

Se o Clk estiver em 0, as saídas Q e Q barrado permanecem do modo anterior ao Clk ficar em 0, portanto, em estado de memorização. Se estiver em 1, funciona do modo como foi explicado no vídeo.

[@lebcom]

Reproduzi esse esquema do jk que vc fez (11:53) , igualzinho, mas não funcionou não; as saidas ficam com ponto de interrogação.

[@vitorreis6791]

Comigo aconteceu o mesmo no Proteus. Não consegui botar pra funcionar.