Heterogeneous Multicore Debugging of RISC-V Cores in Complex Chips by Mori Yuji | Lauterbach Japan

複雑なチップにおけるRISC-Vコアのヘテロジニアス・マルチコア・デバッグ
RISC-V Day Tokyo Japan, 2024年8月1日
毛利　裕二 | 代表取締役, 日本ローターバッハ株式会社
RISC-Vアーキテクチャのデバッグプロセスを改善し、システムの開発効率と信頼性を向上させる方法を紹介します。命令モジュールと拡張ができるRISC-V命令セットを持つコアのデバッグにおけるソリューションと、LauterbachのモジュラーTRACE32システムについて解説します。組み込みシステム開発におけるデバッガ機能の役割、自動車や航空宇宙などの産業での信頼性の重要性を説明します。TRACE32® PowerViewソフトウェアとハードウェアモジュールを導入し、RISC-Vシステムのために統合されたデバッグアプローチを提供します。
Simplifying Debugging for RISC-V Based Chips: From Simple Microcontrollers to Complex Multi-Core SoCs:
Yuji Mouri | CEO, Lauterbach Japan KK
RISC-V Day Tokyo Japan, August 1, 2024
Improving the debugging process for RISC-V architecture enhances development efficiency and system reliability. This document introduces solutions for debugging cores with a modular RISC-V instruction set and extensions, as well as Lauterbach's modular TRACE32 system. It explains the role of debuggers in embedded system development and the importance of reliability in industries like automotive and aerospace. By introducing TRACE32® PowerView software and hardware modules, it offers an integrated debugging approach for RISC-V systems.