Op-amp current voltage converter ( I-V CONVERTER )

[@구선우-q4s]

회로 해석강의가 본격적으로 시작되니 정말 재미있네요ㅎㅎ. 항상 감사합니다.

[@ssm4407]

회로해석이 재미 있으시다니 보람입니다.^^

[@yeeejuju5246]

연산증폭기 를 중심으로 해석하니 회로 해석이 너무 편하고 재밌어졌습니다 강의 내용을 어떻게 이렇게 잘 풀어내시는지 감탄이 나옵니다 선생님 덕분에 회로를 해석하는 시야도 넓어지고 회로 실력이 크게 향상하고 있어요!

[@ssm4407]

재미 있어지면 공부할 때 그것만한 동기가 없습니다^^ 많은 난관이 있게 되겠지만 그런과정을 통해 더욱 회로공력이 높아질 것입니다.

[@방석현-g8y]

좋은 강의 잘 듣고 있습니다. 개념 정리도 되고, 중요한 부분 반복해서 설명해 주셔서 좋습니다.

[@ssm4407]

너무 동어반복, 도돌이 하는지 모르겠습니다. 감사합니다.

[@webtaiying]

강의 너무 좋습니다. 실제 회로로 해석해주셔서 기본회로만 알고있던것이 시야가 한층 넓어진 느낌입니다. 실제 응용회로 해석 많이 부탁드립니다. 감사합니다.

[@ssm4407]

예 감사합니다. 실제회로를 많이 설명하려고 노력하도록 하겠습니다.

[@o00o-f7u9t]

I-V 컨버터에서 증폭기 피드백저항에 추가로 전류원쪽에 저항이 없는데 그래도 출력이 반전되면 반전증폭기라고 부르나요? 감사합니다

[@yong-jaeshin7239]

설명 너무 잘 해주시니 좋습니다.^^ 강의 영상을 보다가 질문드립니다. I-V컨버터에서 비반전 단자에 (예를들어) 3V를 공급할 경우 Rf를 크게 해서 Vout출력이 포화 되어도 가상 단락이 문제 없이 성립하나요? 아니면 큰 Rf 때문에 가상 단락이 이루어 지지 않아서 3V를 유지 할 수가 없게 될까요? 즉 제 질문은 궤환 회로로 인하여 포화시 입력단에 영향을 주는지가 궁금합니다.

[@ssm4407]

포화시에도 가상단락이 작용합니다. 단지 전원공급의 한계 때문에 포화되는 것입니다. 그냥 증폭동작을 똑같이 한다고 생각하시면 됩니다.

[@yong-jaeshin7239]

@@ssm4407 Vout = Id*Rf + 3V(+입력단자인가전압) 이라고 볼 수 있다면, -입력단으로 흐르는 Id가 커지다 Vout이 포화된 상태까지 이르러서는 Id는 더 커지지 않겠지만 이것은 출력단의 한계 상태 문제일 뿐이고, -입력단의 예를들어 photo diode의 전류는 정상적으로 흐르고, 가상단락기능도 출력단포화와 상관없이 정상적으로 동작(이부분이 좀 이해가 어렵습니다ㅠㅠ)해서 -입력단자에도 3V가 일정하게 걸린 다는 것인가요? 결론적으로 궤환 회로가 연결되어 있어도 출력상태가 -입력상태에는 영향을 주지 않는다 는 것이지요? 제가 제대로 이해 하고 있는지요? ^^ 답변 감사합니다.

[@대처기제]

@@yong-jaeshin7239가상단락이랑 출력포화랑 뭔 상관이 있음? 나도 잘 모르지만 왜 상관이 있다고 생각하는거임?

[@삼족오-n1p]

Transimpedance Amplifier를 설명 하실때 연산기 모델들을 알고싶은데 알수 있을까요? 참고로 Orcad로 연산기를 구현하려고 합니다.

[@ssm4407]

개인이 일일이 만드는 방법도 있지만, 대개 ORCAD용 모델링 정보는 제작사에서 제공하는 것으로 알고 있습니다.

[@rockupark3670]

DAC을 전류 소스로 두셨는대 Audio쪽 DAC도 그렇게 생각해도 될까요? ^^;;

[@ssm4407]

ac 파형을 만드는 dac이라도 동작은 전류 sink 나 force 회로 둘 중 하나로 생각 하시면 됩니다.