[설계독학] [Verilog HDL 28장] AXI4 Interface - 이론편 (AMBA Overview)

[@sssr5900]

저도 인텔 FPGA 설계하며 AXI4 인터페이스 때문에 많이 고생했었네요.. 한글로 이렇게 강의해주시는 걸 보고 반가워서 댓글 남깁니다~! 좋은 강의입니다!

[@verilog]

만족할만한 내용일지는.. 강의가 나오면 수강생분들이 판단해주시겠지만 ㅎ 최선을 다해보겠습니다. 즐공하세요 :)

[@chanyeongna8170]

안녕하세요 AXI4 이론 강의 감사드립니다! 이번에 AXI 버스를 공부해야하는데 정식 인프런 강의는 언제 업로드는 되는지 궁금합니다.

[@verilog]

6월16일 오픈예정입니다! 조금만 기다려주셔요 :)

[@chanyeongna8170]

​@@verilog 감사합니다 혹시이강의에서 저희가 직접 Slave와 Master를 코드를 치면서 직접 설계하는 부분이 있나요??

[@verilog]

@@chanyeongna8170 제 강의 스타일이 코드를 전달해드리고 리뷰하는거라, 별도로 타이핑 시간을 갖지는 않아요. 말씀해주신 부분은 별도의 시간을 할애하셔야 할 것 같아요. 즐공하세요 :)

[@chanyeongna8170]

@@verilog 넵 감사합니다!!