VHDL ile FPGA PROGRAMLAMA - Ders9: Combinational Logic Tasarımı 2x1 Multiplexer Örneği

[@ilkerbaltac6412]

Hocam sizin kadar kaliteli fpga anlatan bir video görmedim. Bilgilerinizi bizimle paylaştığınız için teşekkürler

[@mehmetburakaykenar]

faydalı oluyorsa ne mutlu sağolun

[@dilayacer]

Teşekkür ediyoruz hocam, çok önemli bilgiler veriyorsunuz

[@semihsenyuz7436]

NAND'i keşfetmek güzeldi:D 8:50

[@mehmetburakaykenar]

beşikten mezara öğrenme :)

[@ahmetmemesil558]

Çok değerli bir iş yapıyorsunuz, elinize sağlık.

[@mehmetburakaykenar]

teşekkür ederim eksik olmayın

[@yigitsubutay]

Hocam çok güzel bir dersti, ağzınıza sağlık.

[@mehmetburakaykenar]

sequential logic tasarım da yakında geliyor inşallah

[@sarperarslan3085]

Paylaşımlar için çok teşekkürler

[@muratkaraklc2514]

Hocam derslerinizi keşfettikten sonra çok istifade ettiğim şeyler oldu. Gerçekten karşılıksız çok değerli bilgiler paylaşmışsınız. Ben doktoramı güç elektroniği üzerine yapıyorum. Size danışmak istediğim konular var. Müsait olursanız iletişime geçmek isterim. Saygılar...

[@mehmetburakaykenar]

Merhaba, Benimle en kolay iletişim kanalı LinkedIn, oradan yazabilirsiniz Başarılar Dilerim

[@aykutyldz8940]

Ellerine sağlık abi devamını bekliyoruz. :)

[@mehmetburakaykenar]

sequential logic tasarımı geliyor yakında inşallah

[@EnesFndk]

Ağzına sağlık abi, çok da önemli değil ama mux için q=((I_0 and not(s)) or (I_1 and s)) genel formülü tercih ediliyor diye biliyorum

[@mehmetburakaykenar]

hımmmmmm :) şimdi beyin fırtınası yurutelim: combinational logic dediğimiz şey aslında her bir input kombinasyonu için bir output değerine sahip ve LUT ile implement ediliyor. LUT dediğimiz şey de aslında inputlari adres gibi düşündüğümüzde bir RAM gibi çalışıyor. Yani FPGA nin icinde and or gibi logic kapıları yok aslında. LUT lara baktığımızda zaten open synthesized design deyip, truth table fonksiyonunu görmek mümkün. dolayısıyla senin yazdigin fonksiyon da benim yazdığım gate level fonksiyon da aynı truth table oluşturur ve 3 girişli LUT ile implement edilir. sonuç olarak gate level kodlamada sentezleyici truth table a bakar diye düşünüyorum. bunun yanında bir kod yapısının diğerine göre tercih edilebilmesi için ya çok daha kolay ve kullanışlı olması ya da daha az resource tuketmesi ya da timing konusunda daha iyi sonuç vermiş olması beklenir. bu tarz durumlar yoksa bir kod yapisi diğerine göre tercih ediliyor diyemeyiz bence diye düşünüyorum bilmem sen ne dersin? beyin fırtınası iyidir, çok faydalıdır çok güzel soru Enes hocam iyi oldu ;)

[@EnesFndk]

@@mehmetburakaykenar Abi bildirim gelmemiş yanıtını yeni gördüm kusura bakma :) senin de daha önceki derslerde bahsettiğin gibi 2-1 mux gibi şeyler FPGA tasarımlarında basit kaçyıyor zaten pek böyle şeyler modellemiyoruz. Söylediğine katılıyorum önemli olan implementasyon sonrasında kaynak kullanımıvve performans. Yoksa ben de eğer veri seçtireceksem ya if-else ya da select-when yazıp geçiyorum öylesi daha okunaklı oluyor sonuç ta her türlü aynı oluyor. Ama 2. sınıf sayısal tasarım dersinden (M. Morris Mano digital design Kitabını takip etmiştik ) hatıraldığım genel formülü paylaşmak istedim, belki bir işe yarar diye, bazı temel şeyleri ezberlemek iyi oluyor bazen mülakat vb. gibi yerlerde karşımıza çıkabiliyor :)

[@mehmetburakaykenar]

@@EnesFndk mülakatta bir anda bölüm sonu canavarına dönüşen kişiler olabileceği için haklısın :)