VHDL Maquinas de estado

VHDL Maquinas de estado, diagramas de estado

[@delgadoamayajorgeemmanuel419]

Oye bro, deberías hacer mas vídeos de vhdl

[@J0l3a]

Al final se tiene que igual el estado futuro para que sea el estado presente? Gracias, saludos

[@edwardsoto3279]

si se le olvido hacer en otro process dependiente del clk el flipflop que vaya actualizando entre los estados presentes y el futuro

[@cihidoman10]

Esta mal