vlsi教學影片(layout)

0~8:11 光罩解釋
8:11~ 17:56 MOS原理
17:56~32:14 layout 實作
32:14~43:43 驗證(DRC、LVS、PES)
43:43~ CMOS

[@Andrina_Wild]

怎麼有助教這麼佛心 教這麼仔細 最後還教作業怎麼做 太猛啦

[@chiii6031]

🈹️你是真厲害！希望多推出VLSI更多的教學影片🥺

[@tongliu7544]

哇，讲得太好了！【我跨专业学了一门类似课，老师默认大家有基础跳过了很多我不懂的，看了这个视频学到了好多。可以去写作业了，虽然软件不一样

[@user-nd1vc2xd9t]

講得非常清晰易懂! 感謝大大🫡

[@POAWLK]

受益良多 謝謝你的影片!!

[@COWBAD]

相當仔細的教學~非常感謝~

[@galenchai]

謝謝你的影片 講解的很好

[@uoopjiu8998]

很喜歡你的影片，是否還有更多

[@user-pk3ur2ef2b]

感謝大佬拯救我的VLSI

[@morrisfan8882]

受益良多 感謝🙏

[@bernieLee-ip8st]

感謝用心講解!!

[@AllenSA_Lymangirl]

感謝版大佛心分享😊

[@tmonk2562]

太厲害啦!

[@StandforAjdetray]

很棒了👍

[@HJ-yg4lc]

感謝大佬，我的VLSI作業好像有希望了...

[@uoopjiu8998]

希望您有更多影片 在麻煩妳一下

[@zinhaboussi]

English subtitles if you don't mind !!

[@user-cn5rb3yf4t]

神

[@yoyoyoyo2747]

嗨學長 我是你成大的學弟 現在在修超大型積體電路，助教也沒有教的很詳細 想問你可以觀看你之前錄的其他部影片嗎?

[@SuperHekaton]

+10 social credit, well done!

[@petercheung63]

請問如果學vlsi, 怎去practice呢？

[@arkanjo7509]

thanks

[@____-qo1ox]

救世主啊 根本救世主

[@uoopjiu8998]

還有更多嗎

[@chaochi1061]

這堂課的分享真是太有價值了，非常感謝。 想冒昧請問，能跟你要2019 vlsi design homework1的這份 pdf檔嗎? 想研讀其中的知識。

[@way2387]

那份檔案我也不知道丟去哪裡了＠＠ 不過主要是要解釋製程的步驟跟概念，至於細節的話，我自己也不是太清楚（畢竟我不是做製程的）

[@user-gg8or9lm3v]

請問COUNT A與 COUNTB 之間的距離為什麼要那麼遠，一般的standard cell 寫的7T or 9T，是不是從VDD算到VSS。謝謝您的回答。

[@way2387]

在制定standard cell的時候，會依照需求先訂好高度（譬如說：做SRAM Driver，那就會是一個cell的高度對應一個row的ＳＲＡＭ，這種時候就會先畫好ＳＲＡＭ的layout，再依照這個高度畫出standard cell，而Ａ, Ｂ 接點的位置，概念上，放中間會對上下MOS的開關時間比較平均，但是若是考慮到橫向走線問題的話可能又會有走線的困難，所以還是要看實際狀況去調整

[@user-lt3pz3br6l]

想問，畫電路那個很像office的軟體是甚麼阿 (例如48:22)? 畫起來很好看耶!

[@way2387]

是visio也是微軟的軟體~

[@genkidama7385]

when you have zero understanding of chinese, and you watch this anyways, and still understand everything he says somehow. lool.

[@user-jh9tm9xi1m]

請問學長會開課嗎 我想修

[@user-kk3iw7gd5t]

virtuoso可以直接用A來調整大小嗎 還是說一定要用尺規或是輸入座標 看你用Laker做得好快

[@way2387]

Virtuoso我自己是沒用過，不過應該也有對齊功能的快捷鍵～稍微畫過幾點以後就會變快了～

[@user-wh7tv9cm3n]

請問用的是virtuoso 嗎 有些快捷鍵好像不一樣

[@way2387]

我是用Laker，跟virtuoso是不一樣的軟體～不過layout的概念是一樣的，快捷鍵的部分要自己找一下～

[@enlasiongirl]

​@@way2387 Laker😁

[@user-zw6bt1yb7g]

想請教laker 圖形介面目前有可以參考的影片教學嗎?

[@davidlin6688]

目前沒有欸，我自己算是做中學的 會希望是哪種介紹？操作嗎？

[@user-ue8po3uh6f]

很感謝,但想問最後A.B旁邊的框怎麼給

[@way2387]

可以標一下那個時間點的什麼誆嗎😅

[@user-ue8po3uh6f]

@@way2387 左邊的圖

[@user-ue8po3uh6f]

57:11

[@way2387]

是指淡藍色的框框（代表metal 1）

[@user-ue8po3uh6f]

好的感謝

[@huiwencheng4585]

大哥大哥大哥 叫三聲保佑我vlsi拿高分

[@goodstock8888]

請問47:32的畫圖軟體是什麼

[@way2387]

那個是virtuoso～

[@skysleep]

請問這個是甚麼大學的VLSI課程呢?

[@skysleep]

我覺得你介紹的蠻不錯的，這是不是電機系標準的VLSI課程呢? 我覺得你介紹的蠻實用的，即使在半導體FAB做整合也都會用到你介紹的知識 我個人是物理系的，所以反而是從量子物理，固態物理，半導體物理，半導體製程去學習 (Ex: 什麼是半導體? 甚麼是能帶? 量子穿隧效應...) 而VLSI的部分反而是進到半導體FAB之後才開始接觸

[@way2387]

這是我當清大工科系的VLSI助教的時候做的，想說讓上課聽不懂教授在說甚麼的學生可以用比較簡單的方式理解 (因為對象是大學部的學生，基礎知識比較不夠，所以用比較白話的方式解說感覺比較有效) 這堂課算是比較粗淺的介紹VLSI(畢竟工科系不是電機系，課程深度比較淺一點)

[@_binr4742]

我以為還有下一堂影片

[@way2387]

不知道要開什麼內容的ＸＤ 而且也畢業了

[@jayhuang4854]

@@way2387 請問可以私訊學長取得其他影片嗎QQ 我是目前讀成大電機系的學弟，現在修超大也聽不懂助教講的，非常感謝！

[@user-ov5qh1fi4e]

想請問F3按不出來要怎麼設定呢

[@way2387]

要先按A再按F3，不是直接按F3~ 這應該是軟體本身設定的功能鍵~

[@guanlin7399]

這是可以免費聽的嗎

[@j621512233]

真的賺爛了..

[@harry4676]

-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- 感謝清大助教的影片製作，幫助很多，好人一生平安 -------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- Note: 1. 底圖黑色部分為p-sub 2. *B: 濃度較高的n+ or p+: 一個過渡，不希望接到電源的p-sub/n-well到source/drain之電阻值過高(透過heavily doping的方式) 3. Self-align:為了防止Gate端與Drain/Source的通道在製程時出現錯誤導致極高的電阻值(不易形成channel)，所以我們在設計的時候會故意讓n+ dope的area多一點有點超出gate(拉保險的概念)，這也因此MOS會有所謂的寄生電容Cgd & Cgs。補充:即便gate端回擋住ions，但是在implant icons的時候他落到p-sub端時還是會有些微擴散，因此非完全呈現長方形的樣態(可能會是圓形自 然擴散的狀態) 4. gate 在 n-implant and n-well上層 (讓doping的時候gate底下才不會dope 到 ions) 5. 18:40通常最重要的是size of well (? 待確認，個人認知最重要的是wire的布線再放transistor) 6. 為什麼Contacts越多越好以下原因由GPT4提供: 低電阻(低能耗)+提高yield+電路穩定性 7. 29:10 contact用於連接mental and non-metal(i.e. poly) %%%%%%%%%%%%%%%%%%%驗證LVS%%%%%%%%%%%%%%%%%%% 電路檔(類似Hspice語法，node所對應到的接點): 1. .SUBCKT: 子電路 2. 注意: top cell 的name必須和LVS中的電路名稱一樣，這樣跑LVS做驗證的時候才會EDA才會知道我們現在所驗證的電路是何者，且input/output port也必須擁有相同名稱 3. 小補充:存檔建議不要用.sp當作檔名結尾，會把LVS的.sp檔案直接蓋過去(not sure ) %%%%%%%%%%%%%%%%%%%驗證PEX檔案%%%%%%%%%%%%%%%%%%% 1. 畫完電路後EDA會生成一個.pex.netlist檔案，其會根據我們剛剛的layout計算出其他參數大小如寄生電容等 %%%%%%%%%%%%%%%%%%%小技巧%%%%%%%%%%%%%%%%%%% 盡量讓area 變小->cost down，此外the longer metal it is, the larger resistance value it is (we don't want this).