How to do gate level simulation in Xcelium
Рет қаралды 3,672
Күн бұрын
@rvsanimeworld3597 9 ай бұрын
Hi sir i watched your videos related RTL to gds ll asic flow(11 months back videos) It was a very informative video Now i have decided to do my masters final year project on RTL to gds ll flow
@anandrajofficial1 9 ай бұрын
Excellent,you are from which college?
@rvsanimeworld3597 9 ай бұрын
BMSCE
@Arul_R 3 ай бұрын
Hi sir , I installed tool , but I can’t invoke it
@Arul_R 3 ай бұрын
I want cshrc file
@anandrajofficial1 2 ай бұрын
@@Arul_R i can't share because of restrictions.
Verilog HDL Programming
Рет қаралды 13 М.
Coo-Cool Reacts!
Рет қаралды 12 МЛН
Team VLSI
Рет қаралды 85 М.
Dr. Hitesh Shrimali
Рет қаралды 16 М.