D램 핵심 요소 커패시터를 알아봅시다

[@minip3326]

좋은 강의 감사합니다!!

[@keuncho2478]

주옥같은 설명 디일렉아니면 어디서 이런 강의를 들을까요 감사합니다

[@김민솔-n7z]

옛날 전자회로 시험쳣던 기억이 새록새록나네요 ㅎ

[@한제y]

13:25 이미 삼성에서 발주 나오지 않았나요...?

[@솔이-b7d]

이과는 이해 ㅆㄱㄴ

[@travellerworld8966]

DRAM 이 One transistor, One capacitor 라는 거 처음 알았습니다. 그러면 혹시 저기에 쓰이는 transistor 가 MOSFET 인가요?

[@나이고]

네, 맞습니다. 아직 mosfet 기반의 Tr이 적용중이며 short channel effec로인해 finfet으로 나아가 현재에는 gaa의 형태로 업그레이드 중이죠! ㅎㅎ

[@제리-g5j]

@@나이고 아 아직은 디램에서 핀펫은 사용하지 않고있는 중인가요?

[@나이고]

@@제리-g5j 인텔에서 이미 Tr 기준 22nm node 에서부터 FinFET 기술이 도입되었구요, 삼성도 이미 모바일 AP(엑시노스 7)에 Fin 도입이 되었습니다. 제가 DRAM roadmap에 대해서는 아직 공부가 부족하여 정확하게 답변드릴 수 없지만... 이미 세대가 1a, 1b, 1c 까지도 가고 있고, 0a node까지 얘기가 나오는 것으로 봐서는 DDR 5 수준의 DRAM unit에는 이미 FinFET 구조의 Tr이 적용 되었을 것 같네요..ㅎㅎ 확실하게 답변드리지 못해 죄송합니다. 저도 다시 한번 공부해보고, 수정할 내용이나 보충할 수 있는 내용이 생긴다면 바로 답변 남기겠습니다!

[@travellerworld8966]

@@나이고 Short channel effect(단채널효과) 로 발생하는 누설전류(Leakage current)문제를 감소시키기 위해 DRAM 안의 모스펫에 들어가는 Capacitor 에 HIgh K를 쓰게 된 거군요.

[@나이고]

@@travellerworld8966 short channel effect은 보통 Tr에서 DIBL이나 hot carrier effect과 같은 메커니즘에 의한 현상을 통틀어서 말합니다. capacitor에서 high-k dielectric을 쓰는건 기존 ZAZ dielectric에서 electrod 혹은 bulk limited conduction 메커님즘과 같은 leakage current issue 극복을 위해 적용하기 위함입니다. 현재는 high-k뿐 아니라 그에 사용할 수 있는 capacitor electrode 물질 적용에 대한 연구도 같이 진행되는 것으로 알고 있습니다 ㅎㅎ

[@user-mc8ss8xs1i]

항상 좋은 정보 감사합니다 😊

[@김민수-n3z8h]

유진이 UJin이 아니라, eugene아닌가요?

[@익명-p2n8g]

기본지식없이는 이해가 어렵군요..!

[@가치의신뢰]

이해가 어렵습니다.

[@diablo34739]

설명이 너무 어렵네요

[@user-rj7td5zv1m]

ㅇㅇ