RISC, l'architecture de microprocesseur qui déchire

Рет қаралды 6,982

Күн бұрын

Пікірлер: 57

@LoperamideTV Ай бұрын

Bonjour Olivier, merci beaucoup pour cette vidéo qui met encore plus la lumière sur cette architecture formidable. Dans le monde académique, le domaine du RISC et son environnement au sens large du terme est un domaine très foisonnant. Et même dans les labos dont ce n’est absolument pas le sujet de recherche. C’est un super outil pédagogique. Longue vie à lui. Longue vie à l’open hardware.

@ponceto91 Ай бұрын

Merci pour ton commentaire 🙏🙏

@crocodil.13 Ай бұрын

C'est marrant j'avais fait un microprocesseur sur minecraft sans y connaitre grand chose (j'avais le temps pendant le covid) sans connaitre grand chose de plus que le concepte l'alu, clock et registre... bah au final, pourtant c'est sur minecraft, cette "breve experience (de quelques centaines d'heures quand meme), me permet maintenant de vraiment bien comprendre comment ca marche ces trucs! Et en effet, c'etait plus un risc que j'avais fait cisc trop chiant XD Merci minecraft Super video et merci, je viens de decouvrir la chaine je regarde le reste tranquilement ce soir, vraiment super qualitatif!

@ponceto91 Ай бұрын

Merci 🫶

@crocodil.13 Ай бұрын

@@ponceto91 merci a vous! Par rapport a moi vous etes d'un certain age, c'est genial car dans votre generation vous avez une super bonne vu d'ensemble ayant vu arriver les premiers ordinateurs (personels je veux dire), les epopées de AT&T,...

@LoperamideTV Ай бұрын

Minecraft, c’est un très TRÈS bon moyen d’apprendre les bases sur l’architecture matérielle. Avec ces bases on peut en apprendre beaucoup plus et aller très loin dans la compréhension de l’électronique numérique. Après ça se complexifie, c’est vrai, mais ça ne s’obscurcit pas non plus pour autant (jusqu’à un certain point bien sûr). Certains secrets industriels sont bien gardés. Et c’est là toute la magie de l’open hardware. On peut potentiellement en apprendre énormément sur un truc de la réalité physique. Et pas seulement sur un truc hypothétique seulement bon pour un labo de recherche ou de R&D.

@olivedrabcorp3026 Ай бұрын

Excellente analyse @olivier ! Super de voir de la qualité sur ce sujet... En français 😃 Le RISC V est pour l'instant loin de donner le meilleur de lui même, mais pour des questions pécuniaires, progresse assez rapidement en particulier dans le secteur des microcontrôleurs que l'on retrouve actuellement sous une myriade de variantes ARM, dans la majorité de milliards de périphériques et autres composants dédiés. L'étape des smartphones sera un peu plus dure à franchir.. Cela prendra probablement quelques années pour arriver jusqu'à l'ouest.. Quand à l'implémentation sur PC et donc l'usage individuel.. Il y a tellement d'argent en jeu, de pouvoir et de contrôle à maintenir et tellement d'inertie pour certains acteurs majeurs que le RISC V risque d'être longtemps cantonné à une frange d'usage, façon Linux. Après, nul n'est prophète sur sa planète 😄

@ponceto91 Ай бұрын

Merci 🫶🫶

@_turamarth_ Ай бұрын

Très chouette vidéo, contenu bien instructif 👍😃

@ponceto91 Ай бұрын

Merci à toi 👍

@pierregagnon98 Ай бұрын

Sujet très intéressant

@ponceto91 Ай бұрын

🙏🙏

@douglasalves4892 Ай бұрын

Trop sympa ! Je m’abonne :)

@ponceto91 Ай бұрын

Merci 🙏❤️

@mikekael941 Ай бұрын

passionnant merci

@ponceto91 Ай бұрын

Merci à toi 🙏

@TheNvipy Ай бұрын

A ma connaissance Le RISC ne diminue pas nécessairement le nombre de transistors, (il sont juste répartis différemment). Pour exécuter des instructions au cycle, il faut réduire le nombre d'étapes. Par exemple, les adders utilisent des transistors supplémentairement pour effectuer des prédictions de retenues, la multiplication ou la division représentent aussi une surface plus importante (combinants des adders et des barrel-shifters en chaines). Ce que l'on gagne en utilisant un séquenceur micro-cablé et un jeu d'instructions réduit, on le perd dans l'implémentation de l'ALU. Le pipeline est aussi plus gourmand en transistors, et l'architecture Harvard réclamant 2 accès mémoires par cycle, l'implémentation du cache et des write ou read buffer est aussi très consommateur de transistors. Il m'a semblé que la raison principale de l'utilisation des CISC était surtout le coût de la mémoire. Le code RISC consomme beaucoup de mémoire (d'où le mode thumb des ARM), en plus d'être particulièrement laborieux à implémenter en asm (les chargements et les sauts sont autant de pièges).

@ponceto91 Ай бұрын

Le RISC, tel que conçu à l'origine, diminue bien le nombre de transistors vs le CISC. C'est bien le fait d'avoir un jeu d'instruction réduit et une orthogonalité du jeu d'instruction, qui génère cet effet de bord. La prédiction de retenue est utilisée indifféremment des implémentations et consomme en effet énormément de transistors mais a pour effet d'éviter d'avoir un temps de propagation. Quant au CISC, cette architecture est celle qui a naturellement émergée des début de l'informatique, d'après les besoins des devs en assembleur, pas nécessairement pour un pb de mémoire. Comme je l'expliquais, le CISC était (je dis bien était), plus adapté au dev assembleur manuel, ce qui engendrait un design hardware plus complexe et gourmand en transistors. Les transistors "économisés" en RISC ont servi à ajouter du cache, des registres supplémentaires, etc ... En fait, de nos jours, RISC vs CISC pour des processeurs plutôt dans la haut de la gamme vont souvent contenir un nombre de transistors relativement équivalent, mais ils vont les "consommer" de façon assez différente.

@boptillyouflop Ай бұрын

Le déterminant majeur entre RISC et CISC c'est si la puce à concevoir va avoir un cache d'instruction ou non. Si il y a pas de cache d'instruction (ce qui est toujours le cas pour les processeurs 8 bits et 16 bits et parfois pour les 32 bits), la vitesse d’exécution va être déterminée presque entièrement par la taille du code, vu que la mémoire DRAM c'est plutôt lent. Donc ça ne sert à rien de pipeliner, faut juste faire le maximum de travail par octet de code et du coup un jeu d'instruction compact comme le x86 ou le 68000 et presque tous les CISC classiques fait du bon boulot... On peut aussi concevoir un jeu d'instruction RISC optimisé pour la taille, par exemple les instructions THUMB sur les processeurs ARM. Si on a un cache d'instruction et qu'on exécute les instructions dans l'ordre (processeur "in order"), là effectivement ce qui détermine la vitesse d'exécution change et ce qui détermine la vitesse ça devient les dépendances de données entre les instructions, et par exemple une instruction "add" avec des opérandes en mémoire n'offre strictement rien de plus par rapport à la combinaison load + add, et on veut donc se concentrer sur le fait qu'on peut autant que possible tout pipeliner, et c'est là que le RISC brille et on voit l'utilisation très majoritaires de ARM et RISC-V et MIPS dans cette gamme de performance (et les difficultés du 486 et du Pentium à l'époque). Avec les processeurs qui exécute hors de l'ordre (processeur "out of order"), le jeu d'instruction devient moins important vu que le processeur est capable de pipeliner même des séquences avec des dépendances complexes (par exemple les processeurs x86 modernes scédulent indépendamment les opérations mémoires et les opérations arithmetiques), donc on peut voir des processeurs RISC ou CISC avec des performances très comparables et la pression pour remplacer le x86 avec un RISC a donc été très amoindrie par ce type de gros processeurs. Normalement les nouvelles architectures vont être plus RISC (un peu plus facile à concevoir) mais en fait y'a pas trop raison de remplacer les architectures existantes (pas vraiment de gain de performance).

@jlba7999 Ай бұрын

Pour l'amour du RISC...😅👏

@ponceto91 Ай бұрын

Haha ^^ Quelle belle réf ^^

@pacman_-S_WTF Ай бұрын

Vidéo 👍

@ggousier Ай бұрын

J'allais la faire ! 🤣

@pierregagnon98 Ай бұрын

@@jlba7999 il manque des justiciers milliardaires

@francksylene1560 Ай бұрын

Risc est plus qu'une architecture, c'est aussi un systeme de programmation en un nombre reduit d'instruction, contrairement au CISC qu'on trouve dans nombre d'architectures basé sur plethore d'instructuions, une tournure d'esprit differente. RISC que j'ai connu il y a 25 ans avec la serie des micro controleurs Microchip PIC 10 12 et 16... Il faut des fois se triturer l'esprit pour faire ce qu'on veut, mais on y arrive toujours!

@temlib1411 Ай бұрын

J'ai beaucoup de mal avec ce terme "d'achitecture RISC", parceque RISC et CISC ce sont pas des architectures, mais des jeux d'instructions. C'est historiquement lié (certains jeux d'instructions favorisent certaines architectures, comme les RISC à 5 étages par exemple), mais c'est quand même différent, surtout maintenant où les processeurs sont de plus en plus complexes. Les architectures sont qualifiées de pipelinées, microcodées, superscalaires, spéculatives, multithread... On peut faire un RISC-V microcodé, un CISC pipeliné... Intel a prétendu que leurs processeurs sont basés sur des RISC depuis le i486 (avant le Pentium), à cause du pipeline qui permettait d'exécuter certaines instructions en 1 cycle, mais c'est avant tout du marketing à l'époque où tout le monde (même Intel) pensait que les x86 étaient moribonds face au RISCs SPARC, MIPS, PowerPC, PA-RISC, Alpha... La "traduction des instructions CISC en instructions RISC", c'est du pipeau.

@ponceto91 Ай бұрын

RISC et CISC sont bien des architectures, ou plus précisément des design d'architectures, en aucun cas des jeux d'instructions qui eux sont des ISA et la façon de les utiliser les ABI. Pour le reste, les cartes sont brouillées depuis le milieu des années 90, mais des design purs RISC reviennent en force de par leur plus grande simplicité (simplicité relative surtout pour des CPU modernes), limitant l'échauffement et la consommation d'énergie. Comme je l'expliquais, les chaînes de compilation permettent de mieux exploiter de nos jours leur design plus simple mais aussi plus complexe à programmer d'un point de vue humain. Alors oui on peut faire du RISC microcodé, le microcode derrière étant comme je l'expliquais une forme de micro opérations, sur l'on pourrait appeler micro RISC si on poussait le bouchon loin.

@HenriGomez Ай бұрын

Un régal :p

@ponceto91 Ай бұрын

Merci Henri ❤️

@fredbompard7097 Ай бұрын

AMD n'était pas Fabless au début, ni lors de la montée du CISC vs RISC. Sinon super vidéo. Merci

@StormEnnairo Ай бұрын

Un like juste pour le nom !

@ponceto91 Ай бұрын

Haha, mais il faut regarder la vidéo aussi 😂

@djudju8047 Ай бұрын

Peut-être qu'avec l'essor de l'IA les besoins de gain en performance vont profiter a l'architecture RISC.

@ponceto91 Ай бұрын

C'est possible. Mais je pense que c'est surtout la recherche d'un meilleur ratio perf/watt qui balance en faveur du RISC, il n'y a qu'à voir les consommations électriques des cpu mobiles ou desktop en arm ou risc v comparé aux équivalents cisc x86_64

@arnaudco Ай бұрын

Il me semble que la game cube embarquait un Power pc d’ibm (ou un dérivé)

@ponceto91 Ай бұрын

La GameCube embarquait un cpu RISC PowerPC basé sur la série 750. La N64 c'était un MIPS R4300 de la même série des R4000 présents dans les stations SGI

@sebv5798 Ай бұрын

Intéressant la notion de cisc avec surcouche risc, qu’en est il de l’inverse je pense au snapdragon x des nouvelles surface Microsoft, j’ai compris qu’ici Microsoft n’est pas bien vu mais c’est changement de marché enorme.

@ponceto91 Ай бұрын

Je ne suis pas certain de comprendre la question. Je ne crois pas avoir déjà vu de RISC avec du CISC derrière 🤔 Quant au snapdragon de Qualcomm ça reste de l'ARM. Ça fait plusieurs fois que Microsoft tente l'incursion dans du non x86. Son problème c'est les versions non x86 de Windows qui ne tiennent pas assez la route à cause d'un écosystème logiciel trop peu important.

@tigidou3344 Ай бұрын

Petit truc dès le départ, le film Hackers, est toujours d'actualité dans les techniques employées. Certain tout ce qui est "débit" et résolutions est largement dépasser (et les effets spéciaux à la con pour les serveurs... sérieux les gars des VFX, si vous voyez des arcs de courant dans une salle de serveur, barrez vous au plus vite)... bref, hormis les VFX de merde, un film à voir.

@BrunoAdele Ай бұрын

Wouah, le titre rétro 😍 Et le T-shirt SunnyTech 😍

@ponceto91 Ай бұрын

Tavu ? 😅

@julienhennion7802 Ай бұрын

RISC-V a un Board Director qui va un peu ralentir l'innovation dessus. J'ajouterais que on ne remerciera pas Intel et son Itanium pour avoir couler les tentatives de progression des Mips et des Sparc, qui auraient dût continuer la course au lieu de stopper leur travaux à l'annonce d'une architecture RISC de la part de Intel. Après, il est est peut être possible de voir un simili de RISC-V dans des microcodes à venir chez CISC.

@fabricebouvart3374 Ай бұрын

Si je ne dis pas de bêtise les vlwi étaient aussi employés par transmeta et ses processeur Crusoé Transmeta avait embauché Linus Torwald

@ponceto91 Ай бұрын

Oui tout à fait. Les processeurs de Transmeta avait pour objectif de pouvoir implémenter n'importe quelle ISA (dont le x86) et de faire une translation dynamique de code vers leur architecture RISC sous jacente, un peu comme un microcode