[Verilog HDL/FPGA 외전1 - 시계만들기] Chapter 4. Hackster.io 에 등록하기 (포트폴리오도 관리하고 전세계 사람들과 공유해요)

설계독학만의 노하우가 담겨있는 시계만들기 강의를 추가하였고요.
같이 공부해보아요. inf.run/Ma3a
학생 및 취준생 할인쿠폰 링크 : forms.gle/2RXG...

[@curly8hair]

맛비님 질문이 있습니다! 강의에서는 zybo z7-20 을 사용하시는데 제가 지금 가지고 있는 키트는 zedboard입니다. 걱정인 것은 constrain에서 포트 설정 해줄 때 다른 키트다 보니 제가 직접 찾아봐서 constrain을 작성해야 하는 걸로 알고 있는데요. 포트번호를 어디서 찾아봐야하고, constrain을 작성하는 법을 모릅니다.. ㅠ 강의를 신청해서 듣는데 지장이 있을까요?? 만약 그렇다면 어떻게 해결 해야할까요??

[@verilog]

안녕하세요 :) zedboard 내애 master.xdc (보드의 모든 핀맵을 연결한 constraints file) 가 인터넷 내에 있으실꺼에요. master.xdc 없이 아무것도 없는 상태에서 하신다고 가정하면, 보드의 schematic 과 fpga pin map 을 분석해서 작성하시면 됩니다. 보드가 다름에 따른 답변은 드리기 어렵다는 점 양해부탁드려요. 무료로 오픈해놓은 4장까지만 갖고 계신 보드로 따라오실 수 있다면 수강에는 문제없어보입니다. 즐공하세요 :)

[@gmlssns5859]

맛비형... 늘 잘보고있어 😢

[@verilog]

잘 보고 있으면 ‘좋아요’ 눌러줘야.. ㅎ

[@gmlssns5859]

​@@verilog앗ㅋㅋㅋㅋ 미안 지금눌렀어😅