VHDL ile FPGA PROGRAMLAMA - Ders25: SPI Serial Peripheral Interface Master Tasarımı ve Simülasyonu

[@emreertekin5149]

14:35 de yanlışlık yok aslında. O anki clock değerini bir önceki değere atıyor ki bir sonraki aşamada prev 0 şu an 1 ise bir yükselme söz konusudur demeye çalışmış.

[@yigitsubutay]

Çok temiz anlatmışsınız hocam, ağzınıza sağlık.

[@haktanlofca6300]

Abi DAC ya da ADC ile ilgili bir videoda olsa guzel olurmus aslinda

[@emreselen9610]

umarım gelir beklemedeyiz

[@DPF-SEYDISEHIR-BEYSEHIR]

Mpu 6050 sensörün x y z değerlerini birtürlü göremiyom seri monitörde sorun ne olabilir ustam

[@Berk-r1c]

Hocam merhaba, 17:40 ta yazdığımız koda göre miso için datayı rise_edge te hazır edip fall_edge te göndermemiz gerekmiyor mu? Ancak similasyonda ( 24:49 ) hem miso hem de mosi dataları fall_edge te hazır edilip rise_edge te gönderilmiş olarak gözüküyor. Bunun nedeni ne acaba?

[@bilgemanyak]

17:40 da mosi_en sclk fall a , miso_en sclk rise a eşitlemişiz. 24:49 da ise koddan anladığım kadarıyla miso_i spiWrite ın riseedge inde o da rise edge oluyor ve sclk un fall edgelerinde ise istenilen değerlere geliyor. mosi_o ise en_i 1 olunca o da 1 oluyor ve yine sclk un fall edge lerinde istenilen değeri alıyor

[@barskeskin5856]

Hocam merhaba dk 3:41 de gösterilen diyagramın MISO faz kısımları spi_master algoritmasına göre tam tersi durumda gösteriliyor. Yanlış görüyorda olabilirim. Anlatımız için çok teşekkür ederim.

[@mehmetburakaykenar]

merhaba diyagram doğrudur diğerine bakmadım, muhtemelen doğrudur diye düşünüyorum 😊 henüz cpol cphase 0,0 dan farklı kullanım gerektiren bir durum görmedim tasarım anlamında. o yüzden yüzde yüz doğrudur diyemiyorum. ben generic olsun diye o durumları da içerecek şekilde kodladim ve simülasyon yaptım, eğer 0,0 dışında bir kullanimda hatalı durum görürseniz yazarsanız yorum olarak sevinirim 👍

[@mustafaberkaysuer2964]

Hocam selamlar. Cpol ve Cpha'ın ikisi de '1' olunca dizayn hatalı çalışıyor. Hatanın nerede olduğunu bulunca buraya atacağım.

[@mehmetburakaykenar]

ben test etmiştim düzgün çalışıyordu ama hata olabilir tabi, buradan ya da LinkedInden atabilirsiniz hatanın nerede olduğunu

[@mustafaberkaysuer2964]

​ @mehmetburakaykenar Test benchte her durum için ayrı ayrı kod yazınca düzeldi. cpha= 1 olduğunda Miso sinyali yarım clock ötelenmek yerine yarım clock kısalıyordu. Bu durum en son gelen x"C3" verisinin x"63" olarak okunmasına neden oluyordu. Onu tb'de yarım clock öteleyip, rising edge kısımları frame formatta gösterdiğiniz gibi falling edge yaparak düzelttim. Sadece MOSİ'yi yarım clock öteleyemedim ama o sorunsuz çalıştığı için çok değiştiresim gelmedi. Çalışan şeyi bozmak istemedim :D Gerçekten kendimi geliştirebildiğim bir seri oldu şu ana kadar. ​ Emeğinize ve ağzınıza sağlık Hocam.

[@farukbeyaz3837]

Hocam sıcaklık sensöründen(dht22) data okumak için bunu kullanabilir miyim

[@mehmetburakaykenar]

sensörün datasheetine bakıp arayüzünü belirledikten anladıktan sonra arayüz SPI ise okuyabilirsiniz

[@haktanlofca6300]

Abi zaten kodu sen yazmışın ki neden baska biri yazmis gibi davraniyon :))

[@mehmetburakaykenar]

Dikkat ölcuyorum, dikkatliymissiniz tebrikler 😅👍

[@haktanlofca6300]

@@mehmetburakaykenar abi nerde bi generic yapı var direkt senin yazdıgın anlasiliyor, cok esneklik sagliyor koda.