Cours de VHDL #2. Signaux et Types

[@nyke5570]

je comprend pas grand chose mais vous expliqué tellement bien que je m'y force a comprendre. Merci pour vos vidéos la passion avant tout

[@FlyBy2507]

Clair. Net. Précis. Merci 🙂

[@jfmahe1407]

Vraiment super intéressant. J'ai une carte Spartan 6 que j'ai déjà programmée (VGA ....). Avec ces explications en plus, j'ai remarqué que j'en apprends encore. Eh oui, j'avais certaines lacunes. Merci beaucoup. Vivement la suite

[@johnmike9853]

très très beau cours , merci !

[@mohamedalioueche4165]

Très instructif ! Super !!!

[@EricPeronnin]

Merci bien

[@HR41Plan]

Merci pour se cours

[@SoCodes-cy2yq]

Merci !

[@gaspardmon]

Bonsoir, Petite questions par rapport aux opérateurs relationnels abordés a 15:47 . Vous dites que ces dernières ne fonctionnent que pour les types INTEGER, SIGNED et UNSIGNED. Comment faire donc si on veut comparer deux STD_LOGIC_VECTOR par exemple ? Merci

[@EricPeronnin]

Bonsoir. Deux possibilités : - surcharger les opérateurs relationnels pour qu'ils fonctionnent avec ces types, - effectuer des conversions en SIGNED ou UNSIGNED.

[@gaspardmon]

@@EricPeronnin très bien, je vais voir ça ! Merci beaucoup Bonne soirée

[@maaax-epoch84]

Bonjour, Tout d'abord un très grand merci pour vos cours. Ils sont passionnants. Quel boulot ça doit être à préparer et à réaliser. Chapeau bas. Dans l'exemple d'affectations tout à la fin du cours (16:43 ), on est d'accord que E3, E2, E1 et E0 sont censés être des signaux de type STD_LOGIC mais qu'ils ne sont pas déclarés (ce sont A, B, C, D, E, F et G qui sont déclarés). Est-ce une coquille ou est-ce que quelque chose m'a échappé?

[@zoemarc-angel3362]

merci infiniment.

[@hw_user-x5z]

merci

[@themessi9874]

on peut pas faire d'opérations arithmétiques avec e type réel ?

[@djoudjoukcm8945]

Bonjour monsieur je viens tout juste de débuté en vhdl et franchement j'arrive pas comprendre c'est quoi la différence entre vhdl et fpga vu que on a eu cours de vhdl et tp en fpga merci de vouloir bien me répondre

[@EricPeronnin]

Bonjour. C'est un simple problème de vocabulaire. Le FPGA est un composant. Il intègre de plusieurs milliers à plusieurs millions de portes logiques qui peuvent être connectées entre elles en fonction de nos besoins pour répondre à un cahier des charges donnés. Le VHDL est un langage de description matérielle. Il permet d'écrire des programmes dont la synthèse (on ne parle pas de compilation ici mais bien de synthèse) puis l'implémentation fournissent un fichier qui permettra de configurer le FPGA pour que celui-ci puisse effectuer les "calculs" qui ont été décrits en VHDL. Eric

[@djoudjoukcm8945]

@@EricPeronnin merciiii🤗

[@oumaimadahmani1546]

la suite de cours s'il vous plait

[@EricPeronnin]

Ca vient :-) J'essaie d'en enregistrer jeudi. Eric PERONNIN

[@oumaimadahmani1546]

@@EricPeronnin merci beaucoup...c'est juste que j' ai un examen en VHDl la semaine prochaine...j'essaie d'apprendre le maximum avec vous