SDC file | Synopsys Design Constraints file | various files in VLSI Design | session-4

  Рет қаралды 35,299

Team VLSI

Team VLSI

Күн бұрын

Пікірлер: 22
@sekharvakada
@sekharvakada 4 жыл бұрын
great job sir .. we all love your videos and explanation very well
@TeamVLSI
@TeamVLSI 4 жыл бұрын
Thank you Sekhar! Its our pleasure. Keep supporting.
@Ravias
@Ravias 3 жыл бұрын
Very useful video, thanks ... great job...
@TeamVLSI
@TeamVLSI 3 жыл бұрын
Thanks Ravi.
@taraldc
@taraldc 9 ай бұрын
Very nicely explain SDC
@bennguyen1313
@bennguyen1313 5 жыл бұрын
How do you know which I/Oregister, or register-to-register needs to be constrained, or the values to constrain to? Are there any global settings in the tool (quartus or vivaldi) that can optimize parts of the circuit for maximum stability/performance?
@TeamVLSI
@TeamVLSI 5 жыл бұрын
Not much idea on this Ben.
@pvignesh6253
@pvignesh6253 9 ай бұрын
Thanks for the session 🙏
@srinathktrsrm7782
@srinathktrsrm7782 5 жыл бұрын
Hello sir, Your videos are very useful. Please make some video for how to fix the parameters mentioned in the SDC. That is how much should we have delay, transition and other parameters for given clock period.
@TeamVLSI
@TeamVLSI 5 жыл бұрын
Thanks Srinath, This video was just about the SDC , Basically what is contains. I will elaborate the said point soon :)
@ashishranjanprasad4943
@ashishranjanprasad4943 4 жыл бұрын
I am getting non ANSI interface port error while compiling a .v file, can you tell me how to. Corrent this error
@santhoshd4591
@santhoshd4591 2 жыл бұрын
How to convert the sgdc file to sdc file in Spyglass
@KingSKnocker
@KingSKnocker 5 жыл бұрын
Hello Sir, These videos are really helpful, Thank you so much for such awesome videos. Please make some Videos on prime time the way you did for Innovus
@TeamVLSI
@TeamVLSI 5 жыл бұрын
Thanks Kings I will demonstrate PT some time later.
@TamPham-xj9gj
@TamPham-xj9gj 5 жыл бұрын
great video. Thanks
@TeamVLSI
@TeamVLSI 5 жыл бұрын
Thanks Pham
@nephewniece3312
@nephewniece3312 3 жыл бұрын
What are the area constraints??
@charyvadla4486
@charyvadla4486 3 жыл бұрын
difference between set_driving_cell and set_input_delay ???
@TeamVLSI
@TeamVLSI 3 жыл бұрын
Both are different. Kindly find the difference in this article. www.teamvlsi.com/2020/05/sdc-synopsys-design-constraint-file-in.html
@hannyroy8479
@hannyroy8479 5 жыл бұрын
Sir plz expalin how to define multiple clock in sdc file
@TeamVLSI
@TeamVLSI 4 жыл бұрын
Sorry for too late response, But I have no idea about this.
@tuongluongthanh2030
@tuongluongthanh2030 5 жыл бұрын
thank you
The Best Band 😅 #toshleh #viralshort
00:11
Toshleh
Рет қаралды 22 МЛН
Don’t Choose The Wrong Box 😱
00:41
Topper Guild
Рет қаралды 62 МЛН
Timing Analyzer: Required SDC Constraints
34:39
Altera
Рет қаралды 22 М.
Challenges in writing SDC Constraints
11:43
Semiconductor Engineering
Рет қаралды 3,2 М.
VLSI - STA - SDC - Timing Constraints QnA Session
52:06
vlsideepdive
Рет қаралды 2,1 М.
VLSI Physical Design: SDC Contents
9:23
vlsi backend adventure
Рет қаралды 5 М.