Nano-Computer - wie leistungsfähig können Chips werden? | #23 Nano Vorlesung Ganteför

Nano-Computer - wie leistungsfähig können Chips werden? | #23 Nano Vorlesung Ganteför
In Prof. Dr. Gerd Ganteförs Vorlesung im Wintersemester 2021/2022 geht es um das Thema "Nano". Wie immer wird die Vorlesungsreihe auf dem Kanal "Grenzen des Wissens" veröffentlicht.
Unterstützen Sie den zeit- und kostenintensiven KZbin-Kanal von Prof. Ganteför durch Ihre Paypal-Spende an [e-mail]. Alle Spenden über 20 € werden im Abspann eines folgenden Videos erwähnt.
Weitere Videos gibt es auf dem Kanal Ganteför: / ganteförklima
------------
FACEBOOK: / gerd.gantefoer
------------
#GrenzenDesWissens ist ein Wissensformat.

[@playcore16]

Vielen Dank, dass Sie hochinformative Videos kostenlos auf KZbin zur Verfügung stellen. Tolle Leistung!

[@mikromodelleu]

Der Titel klingt schon einmal sehr spannend. Da ich beruflich und privat ein Anwender von Mikroprozessoren bin, bin ich natürlich besonders interessiert und freue mich wie immer auf das Anhören. Herzlichen Dank für das Hochladen!

[@GipfelExperte55]

Ich höre auch gern farb TV;) es schön vorgetragen Informationen weiter so 👍

[@tomlsxbox]

Sie sind genial!!!👍👍

[@michael7999]

7:30 Das sind 3 Dioden; Keine Widerstände. Für die Leute, die so gar kein Plan von Elektronik haben. ;)

[@bahnbetrieb]

Ober ist eine Diode, aber die beiden anderen sind doch Wiederstände?

[@michael7999]

@@bahnbetrieb Nein, das sind Dioden im Glaskörper. Früher hatten solche Dioden auch manchmal Farbcoderinge, wie hier im Bild. Das ist heute nicht mehr gängig. Auf der Platine ist mit dem zusätzlichen vertikalen Strich auch die Polarität aufgedruckt. Genau wie bei der Diode ganz oben. (nur andere Einbaurichtung). Das würde bei einem Widerstand keinen Sinn haben.

[@beamfinder8336]

In der Tat handelt es sich um drei Dioden, aber für den Zweck der Visualisierung ist es unerheblich.

[@geebee8749]

zunächst besten Dank für die tolle Vorlesung und prima auch von Draalo: ein Beweis meht, dass die Leute Ihre Vorlesung 100% komplett anschauen und hoffe sptestens im Mai mich persönlich für die ganze Arbeit bedanken zu dürfen

[@berlinprenzlauerberg]

Vielen Dank!

[@Draalo]

Mit dem löten habe ich erst angefangen kurz nachdem die Mammuts ausgestorben sind ;) Ihre Ausführungen ab 6:10 sind zwar inhaltlich richtig jedoch ist das Bild schlecht gewählt. Es handelt sich da um zwei Dioden im Glasgehäuse. Das oberste Bauelement ist eine Diode im Plastikgehäuse, man erkennt sowohl den Kathodenstrich auf dem Bauteil als auch auf dem Platinenaufdruck. Bei den unteren beiden Bauteilen ist ebenfalls ein Kathodenstrich im Platinenaufdruck zu sehen. Dioden im Glasgehäuse wurden ebenfalls mit einem Farbcode bedruckt, dieser gab jedoch keine Betriebswerte an sondern eine Produktnummer. Dies soll nur ein Hinweis und kein Meckern sein - ich finde Ihre Vortragsweise gerade wegen solcher Kleinigkeiten wie Verhasplern sehr lebendig und trotz manchmal hoher Informationsdichte habe ich nie den Eindruck das Wissen mit dem Vorschlaghammer ins Gehirn geprügelt werden soll :) Ich begrüße es sehr das Sie sich entschieden haben die Vorlesungen weiterhin auf YT hochzuladen und Grüße auch Ihr Team hiermit ganz herzlich, freue mich auf weitere Folgen.

[@Merilix2]

1:31:00 Vieleicht Wert erwähnt zu werden: Bei den SSD's in QLC/TLC/MLC Technologien wird die Information quasi analog gespeichert. Eine Zelle kann verschieden starke Ladungszustände haben und somit mehrere Bits speichern. Weil das sehr empfindlich auf Defekte in der Isolierung des Floating Gates reagiert die durch Schreibvorgänge verursacht werden können ist die Zahl der Schreibvorgänge/Zelle gegenüber rein digitaler Speicherung (SLC) deutlich reduziert. Auch wenn der SSD-Controller für eine gleichmäßige "Abnutzung" des Chips sorgt hätte ich Bauchschmerzen hoch volatile Daten auf SSD zu speichern. ... Floating Gates hatten die frühen EPROMS der späten 1970'er auch schon. Damals nur mit UV-Bestrahlung löschbar hatten die ein Fenster aus Quartzglas.

[@atiessen]

Viel Dank für den wieder sehr informativen Vortrag. Obwohl ich (Jahrgang 1962) 10 Jahre für die IBM Hard-und Software verkauft habe, stoße ich an die Grenzen meines Wissens. Die amerikanische Firma Cerebras Inc. kannte ich bis dato noch nicht. Toll. Interessant ist, das der Staatsfond aus Abu Dhabi dort stark beteiligt ist. Obwohl es doch eigentlich eine Schlüsseltechnologie ist. Ich freue mich auf jeden neuen Vortrag von Ihnen!

[@hubertroscher1818]

(10:43) Die Kupferschicht (standardmäßig 35 Mirometer dick) wurde, ausser bei speziellen Substraten wie Keramik oder Glas, i.a.R. nicht aufgedampft, sondern als Kupferfolie aufgeklebt (kaschiert). Deshalb nannte und nennt man die Leiterplatten-Rohlinge "kupferkaschiertes Halbzeug" auf Basis von Hartpapier ("Pertinax") oder glasfaserverstärktem Kunststoff. Weiterhin sind auch galvanische Kupferbeschichtungen in der Leiterplattenfertigung üblich.

[@flachermars4831]

Vielen Dank, dass´Ihr Kanal weiter so aktiv ist! Mit Photoplatinen, Salzsäure und Wasserstoffperoxid hab ich früher auch rumhandtiert, dass war sehr umweltverträglich😏

[@danypapa1487]

Sie erinnern mich an die 9V Transistor-Batterie, es war eine Revolution damals. Danke für die schönen Erinnerungen und den klasse Beitrag, Herr Ganteför.

[@bahnbetrieb]

Gibt es auch eine "normale" Bankverbindung?

[@sebastianf.brodda4474]

So süss, Ju-tuup und Kraut-funding...XD. Tolle Vorlesungen. Weiter so.

[@_Michael.]

Kommt darauf an, wie die Chips aufgebaut sind, sie müssen schließlich nicht weiterhin auf Halbleitertechnologie basieren. Die gleichen Vorgänge lassen sich auch mit Lichtleiter realisieren und Licht ist nicht nur schnell, es hat auch unzählige Wellenlängen. Der Informationstransfer findet also in Lichtgeschwindigkeit statt und da das Licht aufgeteilt werden kann, könnte der gleiche Vorgang, über ein Prisma millionenfach weitergeleitet werden. Ein Blink ist also nicht nur An, sondern millionenfach An, andere Prismen leiten die unterschiedlichen Wellenbereiche auf verschiedene Wege weiter. Ein Blink ist also nicht nur eine binäre Information. Ein Lichtleiterchip würde also nicht nur in Lichtgeschwindigkeit Informationen verarbeiten, es würde mit dem gleichen Vorgang Millionen Informationen mit Lichtgeschwindigkeit verarbeiten. Nur das Ergebnis dieser Lichtshow würde dann an Halbleiter weitergeben, die eigentliche Berechnung findet im Lichtspektrum statt. Es findet also eine Aufteilung des Blinks statt, dem Lichtimpuls, sodass jeder Wellenbereich seine eigenen Wege geht. Für diese Rechenleistung kann der Chip dann auch etwas größer ausfallen, vermutlich hätte ein Chip in Würfelform eine Kantenlänge von 10 cm, theoretisch könnte der Würfel die Rechenleistung eines Supercomputers um ein Vielfache überschreiten und das bei minimalen Energieverbrauch und mit vertretbaren Temperaturen. Es werden schließlich nur Photonen benötigt und selbst da gäbe es Erweiterungsmöglichkeiten, wenn nämlich Photonen auf Quantenebene verschränkt werden und die Photonen gleichzeitig einen Marker erhalten. Das wäre dann ein Photonen-Quanten-Chip, in dem jedes Photon individualisiert zur Informationsübertragung genutzt wird, was durch den Quanteneffekt seine Information gleichzeitig an zwei Stellen weiterleiten kann.

[@MyZeD88]

Um nicht durcheinander zu kommen ob MB nun für "Byte" oder ""Bit" steht. Ist es schon gängig, das "B" von "Bytes" groß und von "Bits" klein zu schreiben: 1,2MB / Bytes 20Gb / Bits 10 GB / Bytes

[@tareklule9249]

Hallo Finde ich gut, dass dieses Wissen der Allgemeinheit zugänglich gemacht werden. Es sind allerdings ein paar kleine Fehlinformationen enthalten, die ein elektronisch versierter Ingenieur gerne korrigieren könnte. Grüße vom Ingeniör.

[@GrenzendesWissens]

Ich bin immer für Verbesserungsvorschläge und Kritik offen. :)

[@tareklule9249]

@@GrenzendesWissens Hallo ja gerne kann ich ja ein paar Kommentare aus meinem Arbeitsalltag einfließen lasen. Ich arbeite bei STMicroelectronics und mir sind die Themen durchaus sehr vertraut. 23min: Sehen wir uns zum Beispiel den Chip in 45nm Technologie an. Die Leitungen die wir da sehen sind in der Tat die PolySilizium Leiter, auch gerne Poly genannt. Diese Leitungen bilden die Gates der MOSFETS, wie sie sagen, und per Definition sind in diesen Generationen die gezeigten Poly-Leitungen in der Tat auch 45nm breit, jedenfalls als Mindestbreite, und damit Namensgebend für die Generation „45nm“. 100nm ist die Breite der Metall-Leitungen die als nächstes darüber gelegt würden. Die sind hier aber weggeätzt worden. Was man noch sieht sind die weißen Punkte, die Kontakte, an denen die Metall-Leitungen angeschlossen werden. Diese Kontakte sind oft auch gerade mal 50x50nm klein. Ausserdem ist die 45nm Technolgie zwar schon 12 Jahre alt, aber immer noch vorherrschend für viele Applikationen wo die Stückzahlen nicht in die Milliarden gehen (z.B. bei Bildsensoren, Automobilelektronik, Microcontroller wie STM32, oder ähnliche) 37min: Mit einem „Step“ wird nicht unbedingt ein Prozessor belichtet sondern ein „Feld“ von detwa 25x25mm. In dem Feld kann also ein sehr großer Prozessor sein, oder aber auch viele kleine Prozessoren. 41min: Der Entwurf der Masken wird insbesondere bei allen digitalen Produkten heute rein durch Software bewerkstelligt. Der Ingenieur beschreibt die benötigten Funktionen in einer Hochspracche (wie VHDL, System-C), die Software bricht das alles automatisiert herunter auf Gatter, die dann automatisiert platziert und vertrahtet werden. Sonst könnte man in der Tat nicht Billionnen von Transistoren in einem Chip unterbringen. 43min: In der Tat ist die Wellenlänge seit Jahren eine der Gretchenfragen. Neben 193nm (Deep UV, DUV) stand seit langem das Extreme-UV (EUV, 13.5nm) in den Startlöchern. Da es aber wie Sie sagen keine normalen Optiken für 13.5nm gibt, ist EUV mit sehr großen Nachteilen Verbunden (Details auch auf Wikipedia). Zum Beispiel hat der Stepper eine Gesamteffizienz von 0.02% das heißt für einen 200W Licht-Puls auf der Waferoberfläche zieht so eine Maschine 1Mega-Watt aus der Steckdose. Erst mit der Einführung der 5nm Prozessgeneration is jetzt TSMC auf EUV umgestiegen weil unter 7nm den 193nm die Puste endgültig ausgegangen ist. Soweit so gut, falls Ihnen meine Kommentare helfen, kann man sich ja noch weiter austauschen.

[@GrenzendesWissens]

@@tareklule9249 Wow, vielen Dank für die schnelle und sehr ausführliche Antwort! Sollte ich nochmals Nachfragen haben, komme ich gerne auf Sie zurück!

[@tareklule9249]

@@GrenzendesWissens OK, gerne, können wir machen. Vielleicht auch über einen anderen direkteren Kanal.

[@Rai_Te]

Schöne Vorlesung, allerdings haben sich im letzten Drittel einige Fehler eingeschlichen. (Zu viel um alles in einem Kommentar zu benennen, und auch nicht sinnentstellend, so dass es auch nicht notwendig ist). Aber evtl ein Wort zu der Bit/sec vs. Byte/sec Problematk. Die schlichte Annahme ein Byte ist 8 Bit greift hier zu kurz. Die Bit/sec kommen traditionell aus der Signalübertragung über eine weite, fehlerbehaftete Strecke. Hier wird daher die Information mit Fehlerkorrekturmöglichkeiten angereichert. Zudem wird die Codierung so gewählt, das eine Taktgewinnung aus dem Datenstrom auf Empfängerseite möglich ist (in dem man z.B. dafür sorgt, dass nie zu viele Null-Bits bzw- Eins-Bits im Übertragungssignal hintereinanderliegen). Damit ist aber das Verhältnis der eingespeisten Datenbytes zu übertragenen Signalbits eben nicht fix 1:8 sondern stark von der verwendeten Übertragungsart/Codierung abhängig. In schnellen lokalen Netzen (z.B. lokales Kabel-Ethernet) kommt man recht nah an die 1:8 in anderen Übertragungsarten kann es aber ebensogut bei 1:11 oder 'schlechter' liegen. Als Beispiel sei die normale herkömmliche Übertragung über eine serielle V24-Leitung genannt. Dort gibt es (im schlimmsten Fall) 1 Startbit + 8 Datenbits + 1 Paritätsbit + 2 Stopbits womit das übertragene Byte sogar 12 Bits auf dem Übertragungsweg benötigt. Mit Byte/sec rechnet man eher, wenn die Datenmenge (z.B. in Form einer Datei) von A nach B übertragen wird, und die Zeit bis zum kompletten Eintreffen bei B gemessen wird. (Hierbei ist es dann egal, ob A und B zwei Laufwerke in meinem Rechner oder ein Internet-Server und mein Rechner sind). Bei den für Video-Streams benötigten Bandbreiten kommt noch ein weiterer Faktor hinzu, der die Angaben stark ändern kann. Das ist der verwendete Video-Codec (aktuell z.B. H.264 oder H.265 oder HEVC) der die Videodaten stark komprimiert ... einerseits betrachte ich die Datenmenge, die pro Sekunde auf meinen UHD-Bildschirm geschrieben wird (nehmen wir für eine einfache Rechnung mal 4000x2000 Pixel mit 24bit Farbtiefe und 100 Bildern/sec ... dann wären das ca 2.4 Gigabyte/sec) wenn dieses Video mit einen Codec beabeitet wurde (und als Videodatei vorliegt) benötige ich aber nur noch 30-50MegaBit/sec (also in etwa die volle Kapazität meines VDSL50-Anschlusses. Der Vergleich der benötigten Megabits/sec auf dem Übertragungsweg und der Datenrate die das Displaypanel bekommt, ist hier aber endgültig ein Äpfel-mit-Birnen-Vergleich geworden. Und vielleicht noch ein Wort zu den Transistoranzahlen/IC (im Video bei ca. 55min) ... die beiden Chips die die extrem hohen Zahlen erreichten (2000 und 2600) tun dies beide mit einem Trick ... der eine Chip ist (wie gezeigt) riesengross und kann in dieser Form nur in an den Fingern abzählbaren Stückzahlen gefertigt werden ... der andere Chip ist (wie im Wikipediabeitrag erwähnt) gestackt ... im IC sind also mehrere Siliziumflächen übereinander drin (eine Technik, die bei Speicherchips seit einer Weile verwendet wird) ... die restlichen Angaben (im 2stelligen Bereich) ist derzeitiger Stand der Dinge bei den aktuellen Verfahren im Bereich 7-15nm.

[@Geminga57]

Danke für die zusätzliche Info, das sind die schönen Abende wo sich der Horizont erweitert obwohl es dunkel ist.

[@berndrosgen1713]

@@Geminga57 Ergänzen würde ich noch die Abk. "B" = Byte und "b" = Bit.

[@jorggehlhaar4594]

Übertragungsgsgeschwindigkeiten werden in der Regel in Bit/s angeben. Zumindest in der Nachrichtentechnik.

[@tabbycat6802]

36:44 Was da beschrieben wird ist ein Stepper (step&repeat). Das ist eigentlich seit weit über 25 Jahren nicht mehr Stand der Technik, da sollten sie mit der Zeit gehen. Derzeit typisch sind Scanner (step&scan), bei denen wird nur ein Spalt belichtet und während des Belichtens wird der Wafer und das Reticle (Maske) gegenläufig verfahren, das Reticle logischerweise um den Verkleinerungsfaktor (zumeist 4) schneller. Vorteil ist der höhere Durchsatz und die bessere Performance der Optik lediglich auf einem Spalt gegenüber dem kompletten Belichtungsfeld. 42:31 Mit den Methoden kommt man aber nicht unter das Rayleigh-Kriterium, geschweige denn auf 45 nm Pitch. Für wirklich relevante Verbesserung sorgen beispielsweise Phase-Shift-Masken und Immersionslithografie. Damit, und weiteren Schummeleien, kommt man herunter bis ~20 nm. Wenn man es noch kleiner braucht helfen Prozesse wie Double-Patterning ein Stück weit, dass wird in der Massenproduktion aber kaum eingesetzt, weil es einen grauenhaft schlechten Durchsatz an den Scannern bedeutet. Hier verwendet man dann doch noch wesentlich kleinere Wellenlängen, aktuell die EUV-Lithografie bei 13,5 nm unter Verwendung von Spiegeloptiken. 47:30 Kann man doch! kzbin.info/www/bejne/hV7Ugqirlt-lhKM 58:54 Siehe oben, alles ab 7 nm Technologie-Node ist üblicherweise EUV-Lithografie. 1:00:36 So schwierig scheint mir das nicht, nur aufwändig. Statt double-patterning übereinander zur Auflösungsverbesserung macht man einfach mit 84x-patterning schiere Fläche. Dabei kann man ohne Mühe einfach die teils verschiedenen Belichtungsfelder nahtlos aneinander belichten. Das wird bei Bildsensoren, die auf eine bestimmte Fläche kommen MÜSSEN, ja auch gemacht. 1:16:35 Ein halbe Million Sekunden sind knapp 6 Tage. 2,5 PB mit 2 Gb/s zu übertragen dauert 10⁷ Sekunden. Aber auch das sind keine 3 Jahre sondern nur knapp ⅓ von einem Jahr (115,7 d).

[@tabbycat6802]

@LostIn ModernShadowBanning Nun ja, man sieht/misst ja immer nur gestreutes Licht. Etwas anderes wird auch im Beispiel nicht simuliert.

[@berndrosgen1713]

V-NAND auf einer Ihrer Folien bedeutet vertical NAND. Dabei handelt es sich definitv um 3d-Stacking, auch wenn die gestapelte Schichthöhe im Verhält zur lateralen Abmessung des Dies vernachlässigbar klein ist. Es gibt auch eindrucksvolle SEM-Bilder von FIB-Lamellen dieser Strukturen. Ich war vor Jahren auch sehr überrascht als ich davon erfahren habe, da ich (wie beim klassischen MOSFET) davon ausgegangen war, das sich solche Strukturen nur in 2d auf einem quasi-kristallinen Substrat realisieren lassen würden. Dem ist aber offenbar aus verschiedenen Gründen nicht so. Das mit einem 2d-abbildenen Lithographie-Verfahren auch vertikale Parameter sehr genau einstellt werden können, dies wurde an Hand des superjunction MOSFET (z.B. coolMOS) schon vor einigen Jahrzehnten gezeigt. Ich bin also nicht so glücklich damit, von einer prinzipiell 2d abbildenen Prozeßtechnologie im Allgemeinen zu sprechen.

[@tabbycat6802]

Ähnliches habe ich auch in vorherigen Teilen dieses Vortrages schon bemerkt. Die Lehrmeinung hier auf dem Kanal hat das aber offenbar nicht weiter beeinflusst. Die ganze Verdrahtung läuft ja letzten Endes auch auf teils 12 Ebenen und mehr ab. Quasi 2-dimensional ist bestenfalls die lokale Verteilung der MOSFETS, allerdings ignoriert das auch irgendwie die Entwicklungen bei der 3d-Integration. "Dass mit einem 2d-abbildenen Lithographie-Verfahren auch vertikale Parameter sehr genau einstellt werden können" liegt nicht zuletzt daran, dass alleine für das Transistordesign die Lithografie schon oft 20-30 mal besucht werden muss.

[@Merilix2]

@@tabbycat6802 Ist nicht jeder einzelne Layer trotzdem eine 2-dimensionale Abbildung auch wenn mit mehreren Layern ein 3-dimensionle Struktur aufgebaut wird? Oder erlaubt ein Ausnutzen von Beugung/Interferrenz Effekten schon eine 3-d Strukrurierung mit einer Maske? ->Holografie

[@tabbycat6802]

​@@Merilix2 Nein, das ist so schon richtig, zumindest bei der industriellen Anwendung. Pro Layer strukturiert die Litho nur 2d, und umso kritischer die Strukturbreite umso dünner sogar die scharfe Abbildungsebene. Das hängt mit der NA zusammen, das ist quasi wie beim Objektiv die Blende. Maximal aufgeblendet bedeutet maximale Auflösung wegen minimaler Beugung aber auch minimale Schärfentiefe. Die Tiefe wird dann eher in anderen Schritten beeinflusst. Implantationstiefe oder beim Ätzen halt über die Endpunkte und die Dauer, oder erst recht beim PVD/CVD über die Dicke der aufgebauten Schichten. Aber auch hier ist die dritte Dimension faktisch idealerweise eine Konstante für diesen einen Prozessschritt. So habe ich aber die Aussage auch nicht verstanden. Aufgebaut wird ein 3d-Gehirn ja auch Zelle für Zelle. Es war schon die Rede von 3d-Anordung und 3d-Vernetzung der Neuronen vs. Transistoren.

[@Merilix2]

@@tabbycat6802 Sorry, ich hätte meinen Kommentar eigentlich an @Bernd Rösgen addressieren sollen. Sehe es ja eigentlich ähnlich wie du. Was die möglichen Strukturbreiten angeht dürften auch Unterätzung und Diffussion der Dotierung in die Breite eine wichtige Rolle spielen. Wäre interessant die Strukturgrößen gemessen an der Zahl beteiligter Atome zu kennen. 10nm sagt mir da nix; wieviele SI-Atome im Kristall sind das?

[@tabbycat6802]

@@Merilix2 Der Technologieknoten (beispielsweise 7 nm, 14 nm, 45 nm etc.) bezeichnet ja selbst schon keine Strukturbreite an sich sondern immer den "Pitch". Das ist quasi gemessen von Leiterbahn zu Leiterbahn und nicht die Dicke der Leiterbahn. Schlicht weil Prozesse wie das "Trimmen" beim Ätzen die Leiterbahn oder das Gate vom Transistor fast beliebig dünn gestalten können. Die Strukturgröße selbst ist also schon mal keine Frage der Auflösung vorrangig. Da wurden auch schon vor Urzeiten irrwitzig kleine Strukturen geschaffen, nur eben nicht so viele auf gleichem Raum. Der Abstand der Atome im typischen Si-Kristallgitter wird mit 2.35 Å angegeben, 10 nm sind also etwa 42 und ein halbes Atom. 7 nm (der aktuellste Industrie-Node) wären ~30 Atome im Gitter.

[@Merilix2]

Booten eines Computers geht heute viel schneller? Ähm... Also an einem KRS4200 (H316 Nachbau) den Anfangslader eintippen und anschließend den Lochstreifen mit dem Betriebssystem einzulesen ging schneller als heute das Hochfahren von Windows 10 auf meinem PC. {o,O}

[@klausweber4575]

irgendwann nähert man sich vielleicht der absoluten Grenze der Miniaturisierung - auf jeden Fall ist bei Heissenberg Schluss.

[@danielcic]

Rastersonnenmikroskop???

[@hubertroscher1818]

(10:13) Die Transistor-Radios für draussen nannte man auch "Koffer-Heule", später "Ghetto-Blaster".

[@mitfreundlichengrussen1234]

herzlichen Dank, hier 2 Links zum heute technisch machbaren: kzbin.info/www/bejne/a3jIY4WZq6mfndk kzbin.info/www/bejne/m5-amZt8f6eld6s die Präsentation ist evtl. etwas gewöhnungsbedürftig... Grüsse!

[@nikolaus1691]

Sorry, aber das sind nicht 3 Widerstände, das obere Ding ist eine Diode. Aber gerade die kleinen Unschärfen machen Ganteför so sympathisch.

[@luggisase6501]

Dort wird die Maschine für die aktuelle Photolitografie gebaut :kzbin.info/www/bejne/oHusgGqXh72Ieck

[@bahnbetrieb]

Zur Info: 8:00 2 Wiederstände und oben eine Diode, tippe auf 1N4005

[@atzefatze]

20:46 Cellulite-Streifen ? hahahaha ^^ Cellulite ≠ Celluloid, wollte es nur mal anmerken...

[@ebkolamancha3153]

Du bist aber auch ein Fuchs. Ich glaube die meisten haben wirklich geglaubt es gibt Filmstreifen aus Cellulite. Im Namen der Community möchte ich dir Danke sagen. 😁😘🌞🕊️Liebe Grüße

[@Tessi42]

Wir beide haben wohl mit Löten angefangen :-)