Xilinx ISE : Saisie de schéma hiérarchique - Cas de l'additionneur 4 bits à partir de 4 full-adders

On fait maintenant évoluer notre projet en complexité en réalisant un additionneur 4 bits à partir de l'additionneur à 1 bit complet réalisé précédemment. Il suffit pour cela de transformer ce dernier en un composant qui pourra être instancié 4 fois pour réaliser l'additionneur à 4 bits.

[@eddyfontaineyoutu100]

Merci Eric pour cette série sur Xilinx ISE, cela donne envie d'essayer !👍

[@patricktuchais7596]

Merci Eric, complètement réalisé, fonctionne à merveille!

[@patricktuchais7596]

J'ai implémenté l'additionneur 8 bits testé avec une addition, ensuite j'ai voulu ajouter une deuxième addition dans le PROCESS, mais lorsque je lance à nouveau la simulation il ne se passe rien. Comment faire pour réinitialiser/relancer le processus de simulation?

[@EricPeronnin]

Bonjour Patrick. Pouvez-vous poster votre testbench en réponse ici ?

[@patricktuchais7596]

@@EricPeronnin Bonjour Eric, j'ai trouvé la raison de ce problème, j'ai voulu relancer la simulation avec la fenêtre de la précédente simulation ouverte, dans ce cas il y a une erreur car le compilateur ne peut pas écrire dans le fichier (qui est ouvert). Après avoir fermé la fenêtre de simulation, j'ai cliqué droit sur Simulate Behavioral Model puis Rerun All, et c'est reparti!