LATCH UP PREVENTION

  Рет қаралды 20,368

Analog Layout & Design

Analog Layout & Design

Күн бұрын

Пікірлер: 21
@nikkiscars4222
@nikkiscars4222 3 жыл бұрын
Another way of preventing latch up is P ring around P device and N ring around N device which will act as collector and reduces the BJT collector current and hence the beta
@analoglayoutdesign2342
@analoglayoutdesign2342 4 жыл бұрын
If anyone needs to discuss further, please send me a text on +91 7892400015
@arun65394
@arun65394 4 жыл бұрын
Hello sir, You taught very well, it is great insight to learn new prevention techniques... Thank you so much sir...
@mrashokkumarkpm
@mrashokkumarkpm 4 жыл бұрын
Very neat explanation sir... Please continue your good work.. waiting for more videos ! 💐
@mistakesimake2012
@mistakesimake2012 4 жыл бұрын
You Guys are amazing .. and doing awesome work
@rajatmaheshwari186
@rajatmaheshwari186 3 жыл бұрын
Please also make video on FINFET LATCHUP.
@vnnmichael
@vnnmichael 8 ай бұрын
if substrate Resistance is reduced , how is it lowering the chance of forward bias or V(be) ? Please explain
@shahidafridi90
@shahidafridi90 4 жыл бұрын
well explained Sir !!
@211SANDEEP211
@211SANDEEP211 4 жыл бұрын
Thanks
@rohanyadala9096
@rohanyadala9096 Жыл бұрын
Super...
@analoglayoutdesign2342
@analoglayoutdesign2342 Жыл бұрын
Thank you
@lokeshsutar3476
@lokeshsutar3476 4 жыл бұрын
Thnk u sr...it was very helpfull
@lokeshsutar3476
@lokeshsutar3476 4 жыл бұрын
It was very helpfull...thnk you sr. Can we have a lecture on short channel effects in a MOSFET..... please...
@analoglayoutdesign2342
@analoglayoutdesign2342 4 жыл бұрын
yes yes...its in plan...
@ayyappann6860
@ayyappann6860 4 жыл бұрын
Why big devices has more chances of latchup in drivers?
@ramkumarmariyappan2659
@ramkumarmariyappan2659 3 жыл бұрын
Big devices has more Id due to that latchup can occur
@rajasekharnallamekala4950
@rajasekharnallamekala4950 4 жыл бұрын
if p sub is not connected to gnd , what will happen and which pblms will rise ?
@analoglayoutdesign2342
@analoglayoutdesign2342 4 жыл бұрын
in that case, where should it be connected? We cant leave it floating. Psub should be connected to thle most negative voltage of the design... generally 0v. otherwise there would be substrate diode or body diode forward biasing condition..meaning i connect substrate to 1V and drain of the NMOS to 0.2V, substate to drain pn junction (substrate is P and drain is N) will get fw biased. Many unpredictable things will happen... hope this answers
@rajasekharnallamekala4950
@rajasekharnallamekala4950 4 жыл бұрын
@@analoglayoutdesign2342 Wil u upload video on Op-amp and LDO .
@analoglayoutdesign2342
@analoglayoutdesign2342 4 жыл бұрын
yes...but will take little time....
@rajasekharnallamekala4950
@rajasekharnallamekala4950 4 жыл бұрын
@@analoglayoutdesign2342 OK thanks for your response
FDSOI LATCH UP?
13:09
Analog Layout & Design
Рет қаралды 5 М.
CMOS INVERTER FABRICATION (PART - 3)
18:33
Analog Layout & Design
Рет қаралды 5 М.
Когда отец одевает ребёнка @JaySharon
00:16
История одного вокалиста
Рет қаралды 15 МЛН
What's in the clown's bag? #clown #angel #bunnypolice
00:19
超人夫妇
Рет қаралды 25 МЛН
Кәсіпқой бокс | Жәнібек Әлімханұлы - Андрей Михайлович
48:57
didn't manage to catch the ball #tiktok
00:19
Анастасия Тарасова
Рет қаралды 34 МЛН
LATCH UP IN CMOS  - English Version
15:08
Analog Layout Laboratory
Рет қаралды 43 М.
Prevention of Latch-up - English Version
14:53
Analog Layout Laboratory
Рет қаралды 23 М.
On-Chip Capacitors (MiM, MoM, PiP, Mos Varactor)
29:39
Analog Layout & Design
Рет қаралды 22 М.
MULTIPLIER & FINGER
29:23
Analog Layout & Design
Рет қаралды 30 М.
BGR (Band Gap Reference)
39:19
Analog Layout & Design
Рет қаралды 52 М.
Latch-Up phenomenon in CMOS circuits and Prevention Techniques
15:42
반도체 공학 10-35 CMOS(Latch up)
22:23
김명식
Рет қаралды 4 М.
ESD (PART - 3)
27:38
Analog Layout & Design
Рет қаралды 25 М.
Когда отец одевает ребёнка @JaySharon
00:16
История одного вокалиста
Рет қаралды 15 МЛН